引脚框架的封装结构及其制造方法技术

本发明专利技术提供一种引脚框架的封装结构及其制造方法，引脚框架的封装结构包括引脚框架、设于所述引脚框架上的多个芯片和包覆所述芯片的塑封层，其特征在于，所述引脚框架包括第一基岛，所述第一基岛上设置有至少两个芯片，且所述第一基岛上设置有至少一处隔离区，至少一所述芯片设置于所述隔离区内，所述隔离区尺寸大于设置于其内的所述芯片尺寸，所述隔离区在设置于其内的芯片周侧区域形成隔离耐压区域，所述隔离耐压区域被配置用于防止其内的所述芯片与所述基岛之间耐压失效击穿，所述芯片之间距离大于耐压距离。之间距离大于耐压距离。之间距离大于耐压距离。

【技术实现步骤摘要】
引脚框架的封装结构及其制造方法


[0001]本专利技术涉及电子封装领域，具体地涉及一种引脚框架的封装结构及其制造方法。

技术介绍

[0002]传统固态继电器隔离封装方案中，主要通过框架的结构设计满足芯片基本的隔离封装要求以及同侧的爬电距离要求。为满足隔离耐压要求，传统的框架设计由两个独立的第一基岛和第二组成，每个基岛上设置一个芯片，中间填充塑封料。隔离芯片的电磁辐射干扰主要来源是共模辐射干扰，如果双边天线长度都较长，或流入双边天线的噪声源较大，则辐射效果明显。具体辐射效果取决于双边天线中较短的一边。对于当前技术中的封装结构，由于两个芯片的背面是隔离的双边地，两个芯片分别贴在两个基岛上，因此基岛之间构成了天线的双边，并且由于基岛总是有一定长度，所以电磁辐射干扰较强，产品的EMI很难满足CISPR25 class5等标准要求。

技术实现思路

[0003]本专利技术的目的在于提供一种引脚框架的封装结构及其制造方法。
[0004]本专利技术提供一种引脚框架的封装结构，其包括引脚框架、设于所述引脚框架上的多个芯片和包覆所述芯片的塑封层，所述引脚框架包括第一基岛，所述第一基岛上设置有至少两个芯片，且所述第一基岛上设置有至少一处隔离区，至少一所述芯片设置于所述隔离区内，所述隔离区尺寸大于设置于其内的所述芯片尺寸，所述隔离区在设置于其内的芯片周侧区域形成隔离耐压区域，所述隔离耐压区域被配置用于防止其内的所述芯片与所述基岛之间耐压失效击穿，所述芯片之间距离大于耐压距离。
[0005]本专利技术还提供一种引脚框架的封装结构制作方法，其包括步骤：
[0006]制作获得引脚框架，所述引脚框架包括第一基岛；
[0007]在所述第一基岛上形成至少一隔离区，所述隔离区被配置用于放置芯片，并防止其内的所述芯片与所述第一基岛之间耐压失效击穿；
[0008]在所述引脚框架上贴装芯片，并至少在第一框架上贴装两块芯片，其中至少有一芯片被设置在所述隔离区内；
[0009]将芯片与芯片、以及芯片与引脚之间进行引线互连。
[0010]在所述第一基岛上贴覆贴玻璃片或者硅基板类耐压材料形成所述隔离区。
[0011]本专利技术的有益效果是：本专利技术通过在基岛上设置隔离区，并将芯片设置在隔离区内，可以在同一基岛上设置多颗芯片，从而能够显著降低封装结构中的电磁辐射干扰。并且由于减少了基岛的数量，在引脚框架内，基岛的排布设计更加灵活自由，通过避让出驱动侧基岛芯片安装区之间的区域，能够增加引脚框架的爬电距离。同样，由于基岛数量的减少，能够缩减引脚框架的尺寸，实现小型化封装，并能减少对耗材的使用，降低成本。另外，可以通过调整隔离区的材料和尺寸来调整其耐压性能，而无需对引脚框架进行调整，从而使得引脚框架的兼容性更好，能够满足更多不同产品的需求。
附图说明
[0012]图1是本专利技术实施例1中的引线框架封装结构示意图。
[0013]图2是本专利技术实施例2中的引线框架封装结构示意图。
[0014]图3是本专利技术实施例3中的引线框架封装结构制作流程示意图。
[0015]图4至图7是实施例3中的引线框架封装结构制作流程各步骤示意图。
具体实施方式
[0016]为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术具体实施方式及相应的附图对本专利技术技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本专利技术一部分实施方式，而不是全部的实施方式。基于本专利技术中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本专利技术保护的范围。
[0017]下面详细描述本专利技术的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制。
[0018]为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
[0019]本实施方式提供一种引脚框架的封装结构，其特别适用于固态继电器隔离，在本实施方式中，通过在一个基岛上设置隔离区，形成多个芯片之间的隔离结构，可以在一个基岛上设置多个芯片，以减少引脚框架上的基岛数量，从而可以起到提升爬电距离、改善封装结构电磁屏蔽效能和减小引脚框架尺寸的综合效果。
[0020]如图1所示，实施例1提供一种引脚框架1的封装结构，其包括引脚框架1、设于引脚框架1上的多个芯片2和包覆芯片2的塑封层。塑封层包覆引脚框架1和芯片2，为其提供保护，避免引脚框架1和芯片2收到机械冲击和水汽侵蚀等问题而失效(为便于对结构进行说明，图中未示出塑封层)。
[0021]引脚框架1包括第一基岛11，基岛为引脚框架1上用于承载芯片2的结构，其包括承载芯片2的基岛区域111和沿基岛区域111向引脚框架1边缘区域延伸的支撑引脚112。引脚框架1除基岛外，还包括其他引脚结构，在引脚末端设置有通孔，通过通孔能够起到锁模的作用，在上下模注塑及树脂填充时固定引脚框架1，减少金属面积并降低分层风险。
[0022]第一基岛11上设置有至少两个芯片2，且第一基岛11上设置有至少一处隔离区3，至少一芯片2设置于隔离区3内，隔离区3尺寸大于设置于其内的芯片2尺寸，隔离区3在设置于其内的芯片2周侧区域形成隔离耐压区域，隔离耐压区域被配置用于防止其内的芯片2与基岛之间耐压失效击穿，芯片2之间的距离大于耐压距离。
[0023]具体的，在本实施例中，第一基岛11上设置有一个隔离区3和两个芯片2，分别为第一芯片21和第二芯片22，第一芯片21设置于隔离区3内，第一芯片21和第二芯片22通过引线形成电性连接。
[0024]隔离区3材料为聚酰亚胺、或玻纤、或玻璃、或基板、或由上述材料组成的复合材料，通过在第一基岛11上贴覆上述材料的膜层或薄基板结构形成隔离区3。第一芯片21通过非导电粘结剂安装固定在隔离区3内。在本专利技术的其他实施例中，也可采用其他现有的耐压材料来制作形成隔离区3。隔离区3的厚度可以根据其使用的材料的耐压特性与产品需求进行设计。由于现有芯片2平面形状多为矩形，因此隔离区3对应设置为矩形区域，设置于隔离区3内的芯片2位于隔离区3的中心区域，芯片2边缘与隔离区3边缘至少间隔300μm，以避免第一芯片21和第一基岛11之间耐压失效被击穿。在本专利技术的一些实施例中，为了提高产品的兼容性，可以将第一芯片21边缘与隔离区3边缘至少间隔600μm设置，从而满足绝大多数使用需求。
[0025]通过设置隔离区3，可以调整隔离区3的材料和尺寸等参数来调整其耐压性能，从而针对不同耐本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种引脚框架的封装结构，其包括引脚框架、设于所述引脚框架上的多个芯片和包覆所述芯片的塑封层，其特征在于，所述引脚框架包括第一基岛，所述第一基岛上设置有至少两个芯片，且所述第一基岛上设置有至少一处隔离区，至少一所述芯片设置于所述隔离区内，所述隔离区尺寸大于设置于其内的所述芯片尺寸，所述隔离区在设置于其内的芯片周侧区域形成隔离耐压区域，所述隔离耐压区域被配置用于防止其内的所述芯片与所述基岛之间耐压失效击穿，所述芯片之间距离大于耐压距离。2.根据权利要求1所述的引脚框架的封装结构，其特征在于，所述引脚框架还包括多个驱动侧基岛，所述第一基岛避让出所述驱动侧基岛芯片安装区之间的区域。3.根据权利要求1所述的引脚框架的封装结构，其特征在于，所述隔离区材料为聚酰亚胺、或玻纤、或玻璃、或基板、或由上述材料组成的复合材料。4.根据权利要求1所述的引脚框架的封装结构，其特征在于，所述隔离区为矩形区域，设置于所述隔离区内的所述芯片位于所述隔离区的中心区域，所述芯片边缘与所述隔离区边缘至少间隔300μm。5.根据权利要求1所述的引脚框架的封装结构，其特征在于，所述引脚框架包括第一基岛、第二基岛和第三基岛，其中所述第二基岛和第三基岛为驱动侧基岛，所述第一基岛、第二基岛和第三基岛之间电气隔离，第一基岛上设置有第一芯片和第二芯片，所述驱动侧基岛上分别设置有驱动侧芯片，所述第一芯片设置于所述隔离区内，所述第一芯片通过引线和其余芯片形成电性连接。6.根据权利要求5所述的引脚框架的封装结构，其特征在于，所述第二基岛和所述第三基岛相对设置，所述第一基岛避让出所述第二基岛和所述第三基岛之间的区域，所述第一基岛的支撑引脚与所述第二基岛、第三...

【专利技术属性】
技术研发人员：卢小敏，张宁，朱颖，
申请(专利权)人：苏州纳芯微电子股份有限公司，
类型：发明
国别省市：