灵敏放大器、静态随机存储器及灵敏放大器的控制方法技术

本申请提供一种灵敏放大器、静态随机存储器及灵敏放大器的控制方法，所述灵敏放大器通过第一PMOS管、第一NMOS管、第二PMOS管拓扑结构的设计，使其形成伪NMOS结构，由此可实现对位线上目标数据的逻辑变换和信号增强，同时在初始阶段实现了位线和反相器输入端的信号隔离，由此降低了电路板的设计面积，进而减少了电路的设计成本，此外，还可减少电源端至接地端产生直流通路的时间，进而减少了电路的使用功耗。功耗。功耗。

【技术实现步骤摘要】
灵敏放大器、静态随机存储器及灵敏放大器的控制方法


[0001]本申请涉及电子技术，尤其涉及一种灵敏放大器、静态随机存储器及灵敏放大器的控制方法。

技术介绍

[0002]灵敏放大器用于高速读取的存储电路，需要连接位线上的输入信号，并对输入信号逻辑处理后进行输出。因此，需要通过灵敏放大器隔离位线上的信号以及输出端的输出信号。现有的信号隔离方式通过设计隔离电容，实现位线模块与后续用于逻辑处理的电路模块的隔离，但这种隔离方式导致电路复杂，且预充电阶段功耗较高，导致电路的成本增加。
[0003]因此，需要一种灵敏放大器，以降低电路的结构成本和工作功耗。

技术实现思路

[0004]本申请提供一种灵敏放大器、静态随机存储器及灵敏放大器的控制方法，用以解决灵敏放大器电路复杂、面积大以及工作功耗高的问题。
[0005]第一方面，本申请提供一种灵敏放大器，灵敏放大器包括：第一PMOS管、第一NMOS管、第二PMOS管以及第一反相器；
[0006]第一PMOS管的第一端连接电源端，第一PMOS管的第二端连接第二PMOS管的第一端，第二PMOS管的第二端连接第一NMOS管的第一端后形成输出节点，第一NMOS管的第二端接地；
[0007]第一NMOS管的控制端连接位线，第一PMOS管的控制端接收预充电信号的反相信号，第二PMOS管的控制端接收控制信号，输出节点与第一反相器的输入端连接；
[0008]在预充电信号的反相信号和控制信号的控制下，第一PMOS管、第二PMOS管和第一NMOS管用于在读出阶段对位线上数据进行信号增强并进行非逻辑运算。
[0009]作为一种可选的实施方式，灵敏放大器还包括或非门，或非门的第一输入端接收预充电信号的延迟信号，或非门的第二输入端连接输出节点，或非门的输出端连接第二PMOS管的控制端。
[0010]作为一种可选的实施方式，读出阶段包括第一阶段和第二阶段；在第一阶段，预充电信号的延迟信号为高电平，在第二阶段，预充电信号的延迟信号为低电平；
[0011]若在读出阶段，位线上电位下降时；在读出阶段，预充电信号的反相信号为低电平，第一PMOS管导通；在读出阶段的第一阶段，预充电信号的延迟信号为高电平，第二PMOS管导通；位线上电位下降，使第一NMOS管逐渐关断，输出节点的电位被上拉到高电平；在读出阶段的第二阶段，输出节点为高电平，第二PMOS管继续导通；
[0012]若在读出阶段，位线上电位维持不变；在读出阶段，预充电信号的反相信号为低电平，第一PMOS管导通；在读出阶段的第一阶段，预充电信号的延迟信号为高电平，第二PMOS管导通，位线电位不变，第一NMOS管导通，输出节点处于中间电位；在读出阶段的第二阶段，
预充电信号的延迟信号为低电平，第二PMOS管逐渐关断，位线电位不变，第一NMOS管导通，输出节点输出低电平。
[0013]作为一种可选的实施方式，预充电信号的延迟信号与预充电信号之间延迟时间小于预充电信号为低电平的持续时间。
[0014]作为一种可选的实施方式，灵敏放大器还包括电压调节模块；
[0015]电压调节模块与输出节点连接，电压调节模块用于调节输出节点的电压。
[0016]作为一种可选的实施方式，电压调节模块包括至少一个电压调节子模块；
[0017]每个电压调节子模块与输出节点连接，每个电压调节子模块的控制端还接收选择信号，电压调节子模块在选择信号的控制下调节输出节点的电压。
[0018]作为一种可选的实施方式，电压调节子模块包括：第二NMOS管和第三NMOS管；
[0019]第二NMOS管的控制端连接位线，第二NMOS管的第一端连接输出节点，第二NMOS管的第二端连接第三NMOS管的第一端，第三NMOS管的第二端接地，第三NMOS管的控制端接收选择信号。
[0020]作为一种可选的实施方式，灵敏放大器还包括预充电模块；
[0021]预充电模块与位线连接，预充电模块在预充电阶段对位线进行预充电。
[0022]第二方面，本申请还提供一种静态随机存储器，静态随机存储器包括如第一方面的灵敏放大器。
[0023]第三方面，本申请还提供一种灵敏放大器的控制方法，灵敏放大器包括：第一PMOS管、第一NMOS管、第二PMOS管以及第一反相器；
[0024]第一PMOS管的第一端连接电源端，第一PMOS管的第二端连接第二PMOS管的第一端，第二PMOS管的第二端连接第一NMOS管的第一端后形成输出节点，第二NMOS管的第二端接地；
[0025]第一NMOS管的控制端连接位线，第一PMOS管的控制端接收预充电信号的反相信号，第二PMOS管的控制端接收控制信号，输出节点与第一反相器的输入端连接；
[0026]控制方法包括：
[0027]在预充电信号的反相信号和控制信号的控制下，第一PMOS管、第二PMOS管和第一NMOS管用于在读出阶段对位线上数据进行信号增强并进行非逻辑运算。
[0028]作为一种可选的实施方式，灵敏放大器还包括或非门，或非门的第一输入端接收预充电信号的延迟信号，或非门的第二输入端连接输出节点，或非门的输出端连接第二PMOS管的控制端；
[0029]控制方法还包括：
[0030]读出阶段包括第一阶段和第二阶段；在第一阶段，预充电信号的延迟信号为高电平，在第二阶段，预充电信号的延迟信号为低电平；
[0031]若在读出阶段，位线上电位下降时；在读出阶段，预充电信号的反相信号为低电平，第一PMOS管导通；在读出阶段的第一阶段，预充电信号的延迟信号为高电平，第二PMOS管导通；位线上电位下降，使第一NMOS管逐渐关断，输出节点的电位被上拉到高电平；在读出阶段的第二阶段，输出节点为高电平，第二PMOS管继续导通；
[0032]若在读出阶段，位线上电位维持不变；在读出阶段，预充电信号的反相信号为低电平，第一PMOS管导通；在读出阶段的第一阶段，预充电信号的延迟信号为高电平，第二PMOS
管导通，位线电位不变，第一NMOS管导通，输出节点处于中间电位；在读出阶段的第二阶段，预充电信号的延迟信号为低电平，第二PMOS管逐渐关断，位线电位不变，第一NMOS管导通，输出节点输出低电平。
[0033]本申请提供的灵敏放大器、静态随机存储器及灵敏放大器的控制方法，灵敏放大器通过第一PMOS管、第一NMOS管、第二PMOS管拓扑结构的设计，使其形成伪NMOS结构，由此可实现对位线上目标数据的逻辑变换和信号增强，同时在初始阶段实现了位线和第一反相器输入端的信号隔离，由此降低了电路板的设计面积，进而减少了电路的设计成本，此外，还可减少电源端至接地端产生直流通路的时间，进而减少了电路的使用功耗。
附图说明
[0034]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
[0035]图1是一种灵敏放大器电路的结构示意图；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种灵敏放大器，其特征在于，所述灵敏放大器包括：第一PMOS管、第一NMOS管、第二PMOS管以及第一反相器；所述第一PMOS管的第一端连接电源端，所述第一PMOS管的第二端连接所述第二PMOS管的第一端，所述第二PMOS管的第二端连接所述第一NMOS管的第一端后形成输出节点，所述第一NMOS管的第二端接地；所述第一NMOS管的控制端连接位线，所述第一PMOS管的控制端接收预充电信号的反相信号，所述第二PMOS管的控制端接收控制信号，所述输出节点与所述第一反相器的输入端连接；在所述预充电信号的反相信号和控制信号的控制下，所述第一PMOS管、所述第二PMOS管和所述第一NMOS管用于在读出阶段对位线上数据进行信号增强并进行非逻辑运算。2.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括或非门，所述或非门的第一输入端接收所述预充电信号的延迟信号，所述或非门的第二输入端连接所述输出节点，所述或非门的输出端连接所述第二PMOS管的控制端。3.根据权利要求2所述的灵敏放大器，其特征在于，在预充电阶段，所述预充电信号为低电平；在读出阶段，所述预充电信号为高电平；所述预充电信号的延迟信号与所述预充电信号之间延迟时间大于所述预充电阶段的时长，且所述预充电信号的延迟信号与所述预充电信号之间延迟时间小于所述预充电阶段和所述读出阶段的总时长。4.根据权利要求3所述的灵敏放大器，其特征在于，所述读出阶段包括第一阶段和第二阶段；在所述第一阶段，所述预充电信号的延迟信号为高电平，在所述第二阶段，所述预充电信号的延迟信号为低电平；若在所述读出阶段，所述位线上电位下降时；在读出阶段，所述预充电信号的反相信号为低电平，所述第一PMOS管导通；在读出阶段的第一阶段，所述预充电信号的延迟信号为高电平，所述第二PMOS管导通；所述位线上电位下降，使所述第一NMOS管逐渐关断，所述输出节点的电位被上拉到高电平；在读出阶段的第二阶段，所述输出节点为高电平，所述第二PMOS管继续导通；若在所述读出阶段，所述位线上电位维持不变；在读出阶段，所述预充电信号的反相信号为低电平，所述第一PMOS管导通；在读出阶段的第一阶段，所述预充电信号的延迟信号为高电平，所述第二PMOS管导通，所述位线电位不变，所述第一NMOS管导通，所述输出节点处于中间电位；在读出阶段的第二阶段，所述预充电信号的延迟信号为低电平，所述第二PMOS管逐渐关断，所述位线电位不变，所述第一NMOS管导通，所述输出节点输出低电平。5.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括电压调节模块；所述电压调节模块与所述输出节点连接，所述电压调节模块用于调节所述输出节点的电压。6.根据权利要求5所述的灵敏放大器，其特征在于，所述电压调节模块包括至少一个电压调节子模块；每个所述电压调节子模块与所述输出节点连接，每个所述电压调节子模块的控制端还接收选择信号，所述电压调节子模块在所...

【专利技术属性】
技术研发人员：马亚奇，刘金陈，
申请(专利权)人：合芯科技有限公司，
类型：发明
国别省市：