用于生成读控制信号的控制电路、存储器制造技术

本申请涉及电路控制技术领域，公开一种用于生成读控制信号的控制电路及存储器。该控制电路在电源电压VCC变大时，延时反相电压V

【技术实现步骤摘要】
用于生成读控制信号的控制电路、存储器


[0001]本申请涉及电路控制
，例如涉及一种用于生成读控制信号的控制电路、存储器。

技术介绍

[0002]目前，在汽车电子、工业控制等高端应用领域，对芯片的工作频率要求越来越高，存储器的读取速度具有重要意义。
[0003]存储器的读取主要由灵敏放大器电路及其读控制电路实现，在读控制电路产生的信号控制下，第一阶段灵敏放大器对选中的位线进行预充，第二阶段即预充结束后读取存储单元电流与参考电流进行比较形成数据点电压，第三阶段即将数据点电压转换成输出数字逻辑，即由读控制电路控制灵敏放大器电路的工作，在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：读控制电路主要由读定时电路产生一系列的控制信号，读控制电路通常容易受到电压波动的影响，进而直接影响存储器的读取速度和效率。

技术实现思路

[0004]为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
[0005]本公开实施例提供一种用于生成读控制信号的控制电路和存储器，以降低电压对读控制信号的影响。
[0006]在一些实施例中，用于生成读控制信号的控制电路包括：参考电压产生电路，包括与电源连接的参考电压输入端，和，输出参考电压V
REF
的参考电压输出端；其中，参考电压根据电源电压和预设比例关系产生，预设比例关系为正比例关系；延时单元，包括与电源连接的第一延时输入端，接收脉冲检测信号的第二延时输入端，和，输出延时反相电压V
A
的延时输出端；其中，延时反相电压根据电源电压和脉冲检测信号生成；比较器电路，包括连接参考电压输出端的第一比较输入端，连接延时输出端的第二比较输入端，和，输出读控制信号的读控制信号输出端；其中，读控制信号根据参考电压和延时反相电压V
A
的比较结果生成，读控制信号与脉冲检测信号反相，且读控制信号的脉宽大于脉冲检测信号的脉宽。
[0007]进一步地，上述参考电压产生电路包括：第一NMOS管，第一NMOS管的漏极和栅极共同作为参考电压输入端与电源连接，第一NMOS管的源极通过电阻模块接地。
[0008]进一步地，上述电阻模块包括：串联的第一分压电阻和第二分压电阻，串联的第一分压电阻和第二分压电阻的一端接地，另一端与第一NMOS管的源极连接；其中，以第二分压电阻的电压值作为参考电压输出。
[0009]进一步地，上述参考电压产生电路被配置成使参考电压与第一NMOS管的阈值电压成反比例关系。
[0010]进一步地，上述延时单元包括：反相器，反相器的输入端为第一延时输入端，反相器的输出端输出反相信号，其中，反相信号通过对脉冲检测信号进行反相处理获得；延时子电路，延时子电路的输入端与反相器的输出端连接，延时子电路被配置为根据反相信号生成延时反相电压。
[0011]进一步地，上述延时子电路包括：开关电路，开关电路的第一输入端与电源连接，开关电路的第二输入端为延时子电路的输入端，开关电路的第三输入端接地，开关电路被配置为当反相信号为低电平时，将延时反相电压设置为等于电源电压并输出，当反相信号为高电平时，将延时反相电压设置为0并输出。
[0012]进一步地，上述开关电路包括：第一PMOS管，源极作为开关电路的第一输入端与电源连接，栅极连接反相器的输出端；第二NMOS管，第二NMOS管的源极作为开关电路的第三输入端接地，第二NMOS管的栅极与反相器的输出端连接，第二NMOS管的漏极连接第三电阻的第一端，第三电阻的第二端与第一PMOS管的漏极共同作为开关电路的输出端；电容，电容的第一端接地，电容的第二端连接在延时子电路的输出端与比较器电路的第二比较输入端之间。
[0013]进一步地，上述比较器电路包括：电压比较器，电压比较器的正输入端为比较器电路的第一比较输入端，电压比较器的负输入端为比较器电路的第二比较输入端，电压比较器的输出端为比较器电路的读控制信号输出端，电压比较器被配置为当接收到的延时反相电压为0时，将读控制信号设置为1并输出，当接收到的延时反相电压为电源电压时，将读控制信号设置为0并输出。
[0014]在一些实施例中，所述存储器包括：如上述第一方面的用于生成读控制信号的控制电路。
[0015]进一步地，上述存储器还包括灵敏放大器电路，灵敏放大器电路的输入端与控制电路的输出端连接，灵敏放大器电路被配置成读取控制电路输出的读控制信号。
[0016]本公开实施例提供的用于生成读控制信号的控制电路和存储器，可以实现以下技术效果：在电源电压变大时，延时反相电压释放时间变长，由于参考电压与电源电压成正比，因此参考电压也同时变大，能够使得经过比较器电路后输出的读控制信号脉宽变窄，即基于参考电压生成的延时反相电压受电源电压波动的影响较小，进而减小了读控制信号受电源电压波动的影响，提高了读控制信号的稳定性。本申请还公开一种存储器。以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
[0017]一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：图1是本公开实施例提供的一个用于生成读控制信号的控制电路的结构示意图；图2是本公开实施例提供的另一个用于生成读控制信号的控制电路的结构示意图；图3是本公开实施例提供的电源电压正常时的信号波形图；
图4是本公开实施例提供的电源电压较高与电源电压正常时的信号波形比较图；图5是本公开实施例提供的温度正常与温度较低时的信号波形比较图；图6是本公开实施例提供的NMOS管工艺正常和工艺偏快时的信号波形比较图。
具体实施方式
[0018]为了能够更加详尽地了解本公开实施例的特点与
技术实现思路
，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
[0019]本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
[0020]本公开实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于生成读控制信号的控制电路，其特征在于，包括：参考电压产生电路，包括与电源连接的参考电压输入端，和，输出参考电压的参考电压输出端；其中，参考电压根据电源电压和预设比例关系产生，所述预设比例关系为正比例关系；延时单元，包括与所述电源连接的第一延时输入端，接收脉冲检测信号的第二延时输入端，和，输出延时反相电压的延时输出端；其中，延时反相电压根据所述电源电压和所述脉冲检测信号生成；比较器电路，包括连接所述参考电压输出端的第一比较输入端，连接所述延时输出端的第二比较输入端，和，输出读控制信号的读控制信号输出端；其中，所述读控制信号根据所述参考电压和所述延时反相电压的比较结果生成，所述读控制信号与所述脉冲检测信号反相，且所述读控制信号的脉宽大于所述脉冲检测信号的脉宽。2.根据权利要求1所述的控制电路，其特征在于，所述参考电压产生电路包括：第一N沟道场效应NMOS管，所述第一NMOS管的漏极和栅极共同作为所述参考电压输入端与所述电源连接，所述第一NMOS管的源极通过电阻模块接地。3.根据权利要求2所述的控制电路，其特征在于，所述电阻模块包括：串联的第一分压电阻和第二分压电阻，所述串联的第一分压电阻和第二分压电阻的一端接地，另一端与所述第一NMOS管的源极连接；其中，以所述第二分压电阻的电压值作为参考电压输出。4.根据权利要求3所述的控制电路，其特征在于，所述参考电压产生电路被配置成使所述参考电压与所述第一NMOS管的阈值电压成反比例关系。5.根据权利要求1所述的控制电路，其特征在于，所述延时单元包括：反相器，所述反相器的输入端为所述第一延时输入端，所述反相器的输出端输出反相信号，其中，所述反相信号通过对所述脉冲检测信号进行反相处理获得；延时子电路，所述延时子电路的输入端与所述反相器的输出端连接，所述延时子电路被配置为根据所述反相信号生成所述延时反相电压V
A
。6.根据权利要求5所述的控...

【专利技术属性】
技术研发人员：徐依然，马继荣，
申请(专利权)人：北京紫光青藤微系统有限公司，
类型：发明
国别省市：