用于存储器器件的具有可控下拉能力的放大器制造技术

本申请涉及一种用于存储器器件的具有可控下拉能力的放大器。存储器器件可以包含存储器阵列和电源电路，所述电源电路为所述存储器阵列中的部件生成内部信号。所述电源电路可以包含放大器和与所述放大器耦合的功率晶体管。所述放大器的下拉能力可以使用基于参考信号与所述内部信号之间的差值的外部信号来控制。所述电源电路还可以包含比较器，所述比较器与所述放大器耦合并且被配置为将所述参考信号与所述内部信号进行比较。所述比较器的部件可以与所述放大器的部件集成，可以共享偏置电路，并且可以使用所述放大器内的节点来控制所述比较器。由所述比较器输出的信号可以控制所述放大器的所述下拉能力。述放大器的所述下拉能力。述放大器的所述下拉能力。

【技术实现步骤摘要】
用于存储器器件的具有可控下拉能力的放大器
[0001]交叉引用
[0002]本专利申请要求褚(Chu)等人于2020年12月18日提交的题为“用于存储器器件的具有可控下拉能力的放大器(AMPLIFIER WITH A CONTROLLABLE PULL
‑
DOWN CAPABILITY FOR A MEMORY DEVICE)”的美国专利申请第17/127,172号的优先权，该专利申请被转让给本专利技术的受让人，并且该专利申请的全部内容通过引用被明确并入本文。


[0003]本
涉及一种用于存储器器件的具有可控下拉能力的放大器。

技术介绍

[0004]存储器器件被广泛用于在诸如计算机、无线通信器件、相机、数字显示器等各种电子器件中存储信息。通过将存储器器件内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两个支持状态中的一个，通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持两个以上的状态，可以存储其中任何一个状态。为了存取所存储的信息，部件可以读取或感测存储器器件中的至少一个所存储状态。为了存储信息，部件可以在存储器器件中写入状态或对所述状态进行编程。
[0005]存在各种类型的存储器器件和存储器单元，其包含磁性硬盘驱动器、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等等。存储器单元可以是易失性或非易失性的。即使没有外部电源，非易失性存储器(例如，FeRAM)也可以长时间维持其存储的逻辑状态。易失性存储器器件(例如，DRAM)在与外部电源断开连接时可能会丢失其存储状态。

技术实现思路

[0006]如本文所公开的，一种装置可以包含：存储器阵列；放大器，所述放大器与所述存储器阵列耦合并且被配置为至少部分地基于第一输入信号与第二输入信号之间的差值而输出与为所述存储器阵列生成内部信号相关联的控制信号，其中所述第一输入信号是至少部分地基于所述存储器阵列的操作电压；比较器，所述比较器与所述放大器耦合并且被配置为至少部分地基于所述第一输入信号与所述第二输入信号之间的所述差值而控制所述放大器的下拉能力，其中所述控制信号是至少部分地基于所述放大器的所述下拉能力；以及晶体管，所述晶体管与所述放大器耦合并且被配置为至少部分地基于所述控制信号而生成所述内部信号。
[0007]还如本文所公开的，一种装置可以包含：存储器阵列，所述存储器阵列包括导线，所述导线被配置为具有内部信号；第一电压源，所述第一电压源被配置为具有第一电压；第二电压源，所述第二电压源被配置为具有低于所述第一电压的第二电压；以及放大器，所述放大器与所述存储器阵列、所述第一电压源和所述第二电压源耦合，所述放大器被配置为
控制所述存储器阵列的所述内部信号，所述放大器包括：偏置电路，所述偏置电路被配置为生成用于偏置所述放大器的电流；差分输入电路，所述差分输入电路与所述偏置电路耦合并且被配置为将第一输入信号与第二输入信号进行比较；下拉电路，所述下拉电路与所述差分输入电路耦合并且被配置为将所述放大器的输出与所述第二电压源耦合；比较器，所述比较器与所述偏置电路耦合并且被配置为将所述第一输入信号与所述第二输入信号进行比较；以及与所述比较器和所述下拉电路耦合的电路，所述电路被配置为至少部分地基于所述第一输入信号与所述第二输入信号之间的差值而增加所述下拉电路的下拉能力。
[0008]还如本文所公开的，一种方法可以包含：将参考电压与由电压调节器输出的内部信号的电压进行比较以向存储器阵列供电；将控制信号施加到所述电压调节器，所述控制信号至少部分地基于所述参考电压与所述内部信号的所述电压之间的差值而修改由所述电压调节器输出的第一电流量；以及至少部分地基于所述参考电压与所述内部信号的所述电压之间的所述差值而修改可用于将所述控制信号驱动到电压电平的第二电流量，其中所述内部信号对负载事件的响应是至少部分地基于所述第一电流量。
附图说明
[0009]图1示出了根据本文所公开的实例的支持操作具有可控下拉能力的放大器的系统的实例。
[0010]图2示出了根据本文所公开的实例的支持操作具有可控下拉能力的放大器的存储器管芯的实例。
[0011]图3和4示出了根据本文所公开的实例的支持操作具有可控下拉能力的放大器的电路的实例。
[0012]图5示出了根据本文所公开的实例的支持操作具有可控下拉能力的放大器的信号图的实例。
[0013]图6示出了根据本文所公开的实例的支持操作具有可控下拉能力的存储器器件的框图。
[0014]图7示出了示出根据本文所公开的实例的支持操作具有可控下拉能力的放大器的一种方法或多种方法的流程图。
具体实施方式
[0015]存储器器件可以包含生成内部信号(例如，功率信号)的电源电路，所述内部信号的电压用于操作存储器器件内的部件。电源电路(例如，电压调节器)可以包含以电压跟随器配置布置的放大器和功率晶体管。在一些实例中，放大器包含上拉电路和下拉电路，所述上拉电路和下拉电路被配置为基于参考信号与内部信号之间的电压差而在第一电压(例如，高电压)与第二电压(例如，低电压)之间驱动放大器的输出。在一些实例中，可以将内部信号的电压拉到低于期望的操作电压(例如，在负载事件期间)，并且放大器的输出可以接通功率晶体管以向电源电路的输出施加电流以将内部信号的电压恢复到期望的操作电压。为了减小内部信号中的电压降和与将内部信号的电压恢复到期望的操作电压相关联的持续时间，可以增强放大器的上拉/下拉能力
‑
例如，使得放大器的输出可以在高电压与低电压之间更快地转变。
[0016]然而，增加放大器的上拉/下拉功能性的强度可以增加放大器消耗的功率量。即，如果上拉/下拉功能性的强度增加，则上拉和下拉电路使用的电流可能增加，并且在操作期间由放大器使用的平均电流可能增加。另外，修改晶体管和/或向放大器添加晶体管以增加放大器的上拉/下拉功能性的强度可以改变放大器的频率响应。
[0017]为了以放大器消耗的平均功率的最小增加(或在所述平均功率不增加的情况下)来增强电源电路中的放大器的性能，电源电路可以包含放大器，所述放大器被配置为使得放大器的下拉能力是可控的(例如，可以升压)。在一些实例中，存储器器件可以包含存储器阵列和电源电路，所述电源电路将内部信号提供到存储器阵列的一或多个部件。电源电路可以包含放大器，所述放大器基于第一输入信号与第二输入信号之间的差值而输出用于生成内部信号的控制信号。而且，可以基于第一输入信号与第二输入信号之间的差值而控制放大器的下拉能力。在一些实例中，使用比较器检测第一输入信号与第二输入信号之间的差值并控制放大器的下拉能力。在一些实例中，比较器被集成到放大器中。
[0018]通过控制放大器的下拉能力，相对于永久地增强放大器的下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种装置，其包括：存储器阵列；放大器，所述放大器与所述存储器阵列耦合并且被配置为至少部分地基于第一输入信号与第二输入信号之间的差值而输出与为所述存储器阵列生成内部信号相关联的控制信号，其中所述第一输入信号是至少部分地基于所述存储器阵列的操作电压；比较器，所述比较器与所述放大器耦合并且被配置为至少部分地基于所述第一输入信号与所述第二输入信号之间的所述差值而控制所述放大器的下拉能力，其中所述控制信号是至少部分地基于所述放大器的所述下拉能力；以及晶体管，所述晶体管与所述放大器耦合并且被配置为至少部分地基于所述控制信号而生成所述内部信号。2.根据权利要求1所述的装置，其中：所述比较器的晶体管与所述放大器的晶体管集成，并且所述放大器包括偏置电路，所述偏置电路被配置为生成用于所述放大器和所述比较器的偏置电流。3.根据权利要求1所述的装置，其中所述放大器包括：下拉电路，所述下拉电路被配置为将所述放大器的输出与电压源耦合；以及下拉控制器，所述下拉控制器与所述下拉电路耦合并且被配置为生成用于所述放大器的所述下拉电路和所述比较器的下拉电路的参考电流，其中所述下拉控制器包括由所述放大器控制的第一电流生成器和由所述比较器控制的第二电流生成器。4.根据权利要求3所述的装置，其中所述放大器包括：上拉电路，所述上拉电路被配置为将所述放大器的所述输出与第二电压源耦合，所述第二电压源的电压高于所述电压源；以及上拉控制器，所述上拉控制器与所述上拉电路耦合并且被配置为控制所述放大器的所述上拉电路。5.根据权利要求1所述的装置，其中所述比较器被配置为在所述第一输入信号与所述第二输入信号之间的所述差值满足阈值时增加所述放大器的所述下拉能力。6.一种装置，其包括：存储器阵列，所述存储器阵列包括导线，所述导线被配置为具有内部信号；第一电压源，所述第一电压源被配置为具有第一电压；第二电压源，所述第二电压源被配置为具有低于所述第一电压的第二电压；以及放大器，所述放大器与所述存储器阵列、所述第一电压源和所述第二电压源耦合，所述放大器被配置为控制所述存储器阵列的所述内部信号，所述放大器包括：偏置电路，所述偏置电路被配置为生成用于偏置所述放大器的电流；差分输入电路，所述差分输入电路与所述偏置电路耦合并且被配置为将第一输入信号与第二输入信号进行比较；下拉电路，所述下拉电路与所述差分输入电路耦合并且被配置为将所述放大器的输出与所述第二电压源耦合；比较器，所述比较器与所述偏置电路耦合并且被配置为将所述第一输入信号与所述第二输入信号进行比较；以及
与所述比较器和所述下拉电路耦合的电路，所述电路被配置为至少部分地基于所述第一输入信号与所述第二输入信号之间的差值而增加所述下拉电路的下拉能力。7.根据权利要求6所述的装置，其还包括：电源电路，所述电源电路与所述放大器的所述下拉电路耦合并且被配置为至少部分地基于所述下拉电路的所述下拉能力增加而将所述导线与所述第一电压源耦合，其中所述导线上的所述内部信号至少部分地基于将所述导线与所述第一电压源耦合而升压。8.根据权利要求6所述的装置，其中所述比较器包括：差分输入电路，所述差分输入电路与所述偏置电路耦合，其中所述偏置电路还被配置为生成用于偏置所述比较器的所述电流，并且其中所述电路与所述比较器的所述差分输入电路耦合。9.根据权利要求8所述的装置，其中：所述偏置电路包括晶体管，所述放大器的所述差分输入电路包括第一晶体管和第二晶体管，所述放大器的所述差分输入电路的所述第一晶体管的源极与所述放大器的所述差分输入电路的所述第二晶体管的源极和所述偏置电路的所述晶体管的漏极耦合，并且所述比较器的所述差分输入电路包括第一晶体管和第二晶体管，所述比较器的所述差分输入电路的所述第一晶体管的...

【专利技术属性】
技术研发人员：褚炜路，黄志琪，潘栋，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：