数据传输电路及存储器制造技术

本申请涉及一种数据传输电路及存储器，包括感测放大电路、第一子放电通路、第二子放电通路及放电调节单元，感测放大电路用于根据其第一端的信号、第二端的信号生成放大信号；第一子放电通路用于在读取状态时，根据所述第一数据线的信号对所述第一端向放电端进行放电；第二子放电通路用于在读取状态时，根据所述放电调节信号对所述第二端向放电端进行放电；放电调节单元与所述第二子放电通路及控制信号均电连接，且不与所述第一子放电通路电连接，用于根据所述控制信号生成所述放电调节信号，以调节所述第二子放电通路的放电能力。本申请提高了数据传输电路的抗干扰能力及数据传输效率。效率。效率。

【技术实现步骤摘要】
数据传输电路及存储器


[0001]本申请涉及半导体存储
，特别是涉及一种数据传输电路及存储器。

技术介绍

[0002]半导体存储装置通常以存储单元组成的大型两维阵列设置。每行的存储单元可以由行线(字线)进行选择，并且每列的存储单元可以由列线(位线)进行选择。位于字线和位线交叉部的存储单元用于存储相应的信息，并与对应的灵敏放大器电连接，灵敏放大器用于读取该存储单元中存储的信息，放大后进行输出。
[0003]然而，传统的半导体存储装置中数据传输电路因噪声信号影响，导致实际传输信号的准确度低于预期。

技术实现思路

[0004]基于此，提供一种抗干扰能力更强、数据传输效率更高的数据传输电路及存储器。
[0005]为实现上述目的及其他目的，本申请的一方面提供了一种数据传输电路，包括感测放大电路、第一子放电通路、第二子放电通路及放电调节单元，感测放大电路用于根据其第一端的信号、第二端的信号生成放大信号；第一子放电通路与所述感测放大电路的第一端及第一数据线均电连接，用于在读取状态时，根据所述第一数据线的信号对所述第一端向放电端进行放电；第二子放电通路与所述感测放大电路的第二端及放电调节信号均电连接，用于在读取状态时，根据所述放电调节信号对所述第二端向放电端进行放电；放电调节单元与所述第二子放电通路及控制信号均电连接，且不与所述第一子放电通路电连接，用于根据所述控制信号生成所述放电调节信号，以调节所述第二子放电通路的放电能力。
[0006]于上述实施例中的数据传输电路中，通过设置放电调节单元与第二子放电通路及控制信号均电连接，且不与所述第一子放电通路电连接，使得放电调节单元根据控制信号生成放电调节信号，调节第二子放电通路的放电能力，提高数据传输电路的数据传输效率，并避免经由第一数据线与第一子放电通路连接的电路提供的阻抗及噪声信号对感测放大电路的影响。
[0007]在其中一个实施例中，所述控制信号包括第一子控制信号，所述放电调节信号包括第一子放电调节信号；所述放电调节单元包括第一子放电调节电路，第一子放电调节电路与所述第一子控制信号及所述第二子放电通路的第一端均电连接，用于根据所述第一子控制信号向所述第二子放电通路提供所述第一子放电调节信号，调节第二子放电通路的放电能力，提高数据传输电路的数据传输效率，并避免经由第一数据线与第一子放电通路连接的电路提供的阻抗及噪声信号对感测放大电路的影响。
[0008]在其中一个实施例中，所述控制信号还包括第二子控制信号，所述放电调节信号还包括第二子放电调节信号；所述放电调节单元还包括第二子放电调节电路，第二子放电调节电路与所述第二子控制信号及所述第二子放电通路的第二端均电连接，用于根据所述第二子控制信号向所述第二子放电通路提供所述第二子放电调节信号，协同第一子放电调
节信号调节第二子放电通路的放电能力，提高数据传输电路的数据传输效率，并避免经由第一数据线与第一子放电通路连接的电路提供的阻抗及噪声信号对感测放大电路的影响。
[0009]在其中一个实施例中，所述第一子放电调节电路包括第一晶体管、第二晶体管及第一储能单元，第一晶体管被配置为：源极与第一电压电连接，栅极与所述第一子控制信号电连接；第二晶体管被配置为：源极与第二电压电连接，漏极与所述第一晶体管的漏极及所述第二子放电通路的所述第一端均电连接，栅极与所述第一子控制信号电连接；第一储能单元与所述第一晶体管的漏极及所述第二晶体管的漏极均电连接。通过设置第一储能单元存储第一子放电调节电路释放的能量，以提高第一子放电调节电路的放电效率，并避免经由第一数据线与第一子放电通路连接的电路提供的阻抗及噪声信号对感测放大电路的影响。
[0010]在其中一个实施例中，所述第二子放电调节电路包括第三晶体管、第四晶体管及第二储能单元，第三晶体管被配置为：源极与第一电压电连接，栅极与所述第二子控制信号电连接；第四晶体管被配置为：源极与第二电压电连接，漏极与所述第三晶体管的漏极及所述第二子放电通路的所述第二端均电连接，栅极与所述第二子控制信号电连接；第二储能单元与所述第三晶体管的漏极及所述第四晶体管的漏极均电连接。通过设置第二储能单元存储第二子放电调节电路释放的能量，提高第二子放电调节电路的放电效率，并避免经由第一数据线与第一子放电通路连接的电路提供的阻抗及噪声信号对感测放大电路的影响。
[0011]在其中一个实施例中，所述第一储能单元包括第一MOS管及/或电容，第一MOS管被配置为：源极及漏极均与第一电压节点电连接，栅极与所述第一晶体管的漏极、所述第二晶体管的漏极及所述第二子放电通路的所述第一端均电连接；电容被配置为：第一端与第一电压节点电连接，第二端与所述第一晶体管的漏极、所述第二晶体管的漏极及所述第二子放电通路的所述第一端均电连接。
[0012]在其中一个实施例中，所述第一电压节点接地；或所述第一电压节点与第一可控电压输出单元电连接；其中，所述第一可控电压输出单元用于根据接收的所述第一子控制信号向所述第一电压节点提供可控电压，以调节感测放大电路的驱动电压。
[0013]在其中一个实施例中，所述第一可控电压输出单元包括第一或非门，第一或非门被配置为：输出端与所述第一电压节点电连接，第一输入端与所述第一子控制信号电连接，第二输入端与所述第一子放电通路及所述第二子放电通路均电连接。
[0014]在其中一个实施例中，所述感测放大电路包括放大单元及输出电路，放大单元与所述第一子放电通路及所述第二子放电通路的放电端均电连接；输出电路与均衡信号、所述感测放大电路的所述第一端、所述感测放大电路的所述第二端、第二数据线及第二互补数据线均电连接；其中，所述感测放大电路用于根据所述均衡信号、所述第一子放电通路提供的信号及所述第二子放电通路提供的信号，向所述第二数据线及所述第二互补数据线输出所述放大信号，所述第二数据线及所述第二互补数据线传输互为反相的数据。利用放大单元对其读取的数据进行放大，并设置输出电路输出放大后的比较结果，提高传输数据的抗噪能力。
[0015]在其中一个实施例中，所述感测放大电路还包括预充电模块，预充电模块与所述感测放大电路的第三端及所述感测放大电路的第四端均电连接，用于预充电。
[0016]在其中一个实施例中，所述输出电路还包括第一子输出电路及第二子输出电路，
第一子输出电路与所述感测放大电路的所述第二端、第二数据线及第二互补数据线均电连接，用于输出所述放大信号；第二子输出电路与所述感测放大电路的所述第一端、所述第二数据线及所述第二互补数据线均电连接，用于输出所述放大信号，并匹配所述放大单元的输出负载。
[0017]在其中一个实施例中，所述输出电路还包括第一开关单元及第二开关单元，所述感测放大电路的所述第一端经由所述第一开关单元与均衡信号电连接；所述感测放大电路的所述第二端经由所述第二开关单元与所述均衡信号电连接。
[0018]在其中一个实施例中，所述数据传输电路还包括放电端控制电路，放电端控制电路与所述第一子放电通路及所述第二子放电通路的放电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据传输电路，其特征在于，包括：感测放大电路，用于根据其第一端的信号、第二端的信号生成放大信号；第一子放电通路，与所述第一端及第一数据线均电连接，用于在读取状态时，根据所述第一数据线的信号对所述第一端向放电端进行放电；第二子放电通路，与所述第二端及放电调节信号均电连接，用于在读取状态时，根据所述放电调节信号对所述第二端向放电端进行放电；放电调节单元，与所述第二子放电通路及控制信号均电连接，且不与所述第一子放电通路电连接，用于根据所述控制信号生成所述放电调节信号，以调节所述第二子放电通路的放电能力。2.根据权利要求1所述的数据传输电路，所述控制信号包括第一子控制信号，所述放电调节信号包括第一子放电调节信号；所述放电调节单元包括：第一子放电调节电路，与所述第一子控制信号及所述第二子放电通路的第一端均电连接，用于根据所述第一子控制信号向所述第二子放电通路提供所述第一子放电调节信号。3.根据权利要求2所述的数据传输电路，其特征在于，所述控制信号还包括第二子控制信号，所述放电调节信号还包括第二子放电调节信号；所述放电调节单元还包括：第二子放电调节电路，与所述第二子控制信号及所述第二子放电通路的第二端均电连接，用于根据所述第二子控制信号向所述第二子放电通路提供所述第二子放电调节信号。4.根据权利要求2或3所述的数据传输电路，其特征在于，所述第一子放电调节电路包括：第一晶体管，被配置为：源极与第一电压电连接，栅极与所述第一子控制信号电连接；第二晶体管，被配置为：源极与第二电压电连接，漏极与所述第一晶体管的漏极及所述第二子放电通路的所述第一端均电连接，栅极与所述第一子控制信号电连接；第一储能单元，与所述第一晶体管的漏极及所述第二晶体管的漏极均电连接。5.根据权利要求3所述的数据传输电路，其特征在于，所述第二子放电调节电路包括：第三晶体管，被配置为：源极与第一电压电连接，栅极与所述第二子控制信号电连接；第四晶体管，被配置为：源极与第二电压电连接，漏极与所述第三晶体管的漏极及所述第二子放电通路的所述第二端均电连接，栅极与所述第二子控制信号电连接；第二储能单元，与所述第三晶体管的漏极及所述第四晶体管的漏极均电连接。6.根据权利要求4所述的数据传输电路，其特征在于，所述第一储能单元包括：第一MOS管，被配置为：源极及漏极均与第一电压节点电连接，栅极与所述第一晶体管的漏极、所述第二晶体管的漏极及所述第二子放电通路的所述第一端均电连接；及/或电容，被配置为：第一端与第一电压节点电连接，第二端与所述第一晶体管的漏极、所述第二晶体管的漏极及所述第二子放电通路的所述第一端均电连接。7.根据权利要求6所述的数据传输电路，其特征在于：所述第一电压节点接地；或所述第一电压节点与第一可控电压输出单元电连接；其中，所述第一可控电压输出单元用于根据接收的所述第一子控制信号向所述第一电压节点提供可控电压。8.根据权利要求7所述的数据传输电路，其特征在于，所述第一可控电压输出单元包
括：第一或非门，被配置为：输出端与所述第一电压节点电连接，第一输入端与所述第一子控制信号电连接，第二输入端与所述第一子放电通路及所述第二子放电通路的放电端均电连接。9.根据权利要求1
‑
3任一项所述的数据传输电路，其特征在于，所述感测放大电路包括：放大单元，与所述第一子放电通路及所述第二子放电通路的放电端均电连接；输出电路，与均衡信号、所述感测放大电路的所述第一端、所述感测放大电路的所述第二端、第二数据线及第二互补数据线均电连接；其中，所述感测放大电路用于根据所述均衡信号、所述第一子放电通路提供的信号及所述第二子放电通路提供的信号，向所述第二数据线及所述第二互补数据线输出所述放大信号，所述第二数据线及所述第二互补数据线传输互为反相的数据。10.根据权利要求9所述的数据传输电路，其特征在于，所述感测放大电路还包括：预充电模块，与所述感测放大电路的第三端及所述感测放大电路的第四端均电连接，用于预充电。11.根据权利要求10所述的数据传输电路，其特征在于，所述输出电路还包括：第一子输出电路，与所述感测放大电路的所述第二端、第二数据线及第二互补数据线均电连接，用于输出所述放大信号；第二子输出电路，与所述感测放大电路的所述第一端、所述第二数据线及所述第二互补数据线均电连接，用于输出所述放大信号，并匹配所述放大单元的输出负载。12.根据权利要求11所述的数据传输电路，其特征在于，所述输出电路还包括：第一开关单元，所述感测放大电路的所述第一端经由所述第一开...

【专利技术属性】
技术研发人员：武贤君，尚为兵，石小庆，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：