电子部件内置基板及其制造方法技术

[课题]在电子部件内置基板中提高最表层的导体层的设计自由度。[解决手段]电子部件内置基板(1)具备导体层(L1～L6)、位于导体层(L1～L6)之间的绝缘层(11～15)、以及埋入绝缘层(13)的电子部件(40)。导体层(L1)位于最上层，包含在一个表面(1a)侧露出的多个端子电极(E1)。绝缘层(12、14、15)由使树脂材料浸渗于芯材而成的芯材料构成，绝缘层(11、13)由不包含芯材的树脂材料构成。这样，由于绝缘层(11)由不包含芯材的树脂材料构成，因此能够缩小在绝缘层(11)形成的通孔导体(31)的直径。由此，即使在导体层(L1)形成间距窄的多个端子电极(E1)的情况下，也能够抑制配线的引绕。也能够抑制配线的引绕。也能够抑制配线的引绕。

【技术实现步骤摘要】
【国外来华专利技术】电子部件内置基板及其制造方法


[0001]本专利技术涉及电子部件内置基板及其制造方法，特别涉及具有多层配线构造的电子部件内置基板及其制造方法。

技术介绍

[0002]专利文献1公开了具有多层配线构造的电子部件内置基板。专利文献1所公开的电子部件内置基板具有：埋入有电子部件的绝缘层；设置在埋入有电子部件的绝缘层的一个表面侧的两层配线层；以及设置在埋入有电子部件的绝缘层的另一个表面侧的两层配线层。此外，位于上述两层配线层之间的绝缘层使用使树脂材料浸渗于玻璃布等芯材而成的芯材料，由此确保基板整体的机械强度。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本特开2006
‑
339421号公报

技术实现思路

[0006]专利技术要解决的课题
[0007]然而，由于难以在使树脂材料浸渗于芯材而成的芯材料形成微细的通孔，因此对于形成于芯材料的表面的配线层，布局上的设计自由度低，特别是，为了形成间距窄的多个端子电极，需要引绕配线，存在配线距离变长的问题。
[0008]因此，本专利技术的目的在于，提供一种提高了包含端子电极的最表层的导体层的设计自由度的电子部件内置基板及其制造方法。
[0009]用于解决课题的手段
[0010]本专利技术的电子部件内置基板的特征在于，具备：多个导体层；和多个绝缘层，分别位于多个导体层中的在层叠方向上相邻的两个导体层之间，多个绝缘层包含埋入有电子部件的第一绝缘层，多个导体层包含层叠于第一绝缘层的一个表面侧的第一导体层、第二导体层和第三导体层、以及层叠于第一绝缘层的另一个表面侧的第四导体层、第五导体层和第六导体层，多个绝缘层还包含：位于第一导体层与第二导体层之间的第二绝缘层、位于第二导体层与第三导体层之间的第三绝缘层、位于第四导体层与第五导体层之间的第四绝缘层、以及位于第五导体层与第六导体层之间的第五绝缘层，第一导体层包含在一个表面侧露出的多个端子电极，第六导体层包含在另一个表面侧露出的多个端子电极，第三绝缘层和第四绝缘层由使树脂材料浸渗于芯材而成的芯材料构成，第二绝缘层和第五绝缘层中的至少一者由不包含芯材的树脂材料构成。
[0011]根据本专利技术，由于第二绝缘层和第五绝缘层中的至少一者由不包含芯材的树脂材料构成，因此能够缩小在第二绝缘层和第五绝缘层中的至少一者形成的通孔导体的直径。由此，即使在第一导体层或第六导体层形成间距窄的多个端子电极的情况下，也能够抑制配线的引绕。
[0012]在本专利技术中，第二绝缘层和第五绝缘层两者可以由不含芯材的树脂材料构成。由此，能够缩小在第二绝缘层和第五绝缘层形成的通孔导体的直径，因此即使在第一导体层和第六导体层形成间距窄的多个端子电极的情况下，也能够抑制配线的引绕。
[0013]在本专利技术中，可以是，第二导体层和第三导体层包含与电子部件连接的多个信号配线图案，第三绝缘层包含局部不包含芯材的无芯材区域，无芯材区域在俯视时与电子部件具有重叠，第二导体层所包含的多个信号配线图案和第三导体层所包含的多个信号配线图案经由贯通无芯材区域的多个通孔导体相互连接。由此，能够缩小贯通无芯材区域的多个通孔导体的直径。
[0014]在本专利技术中，可以是，第一导体层和第三导体层包含与电子部件连接的多个信号配线图案，第三绝缘层具有开口部，开口部在俯视时与前述电子部件具有重叠，第一导体层所包含的多个信号配线图案和第三导体层所包含的多个信号配线图案经由贯通开口部的多个通孔导体相互连接。由此，能够缩小贯通开口部的多个通孔导体的直径。
[0015]本专利技术的电子部件内置基板的制造方法的特征在于，具备：制作前驱体的工序，前驱体包含：第一绝缘层，埋入有电子部件；第一导体层和第二导体层，层叠在第一绝缘层的一个表面侧；第三导体层和第四导体层，层叠在第一绝缘层的另一个表面侧；第二绝缘层，位于第一导体层与第二导体层之间，由使树脂材料浸渗于芯材而成的芯材料构成；以及第三绝缘层，位于第三导体层与第四导体层之间，由使树脂材料浸渗于芯材而成的芯材料构成；以及在第一导体层和第四导体层的表面分别隔着第四绝缘层和第五绝缘层形成第五导体层和第六导体层的工序，第四绝缘层和第五绝缘层的至少一者由不包含芯材的树脂材料构成。
[0016]根据本专利技术，由于第四绝缘层和第五绝缘层中的至少一者由不包含芯材的树脂材料构成，因此能够缩小在第四绝缘层和第五绝缘层中的至少一者形成的通孔导体的直径。由此，即使在第五导体层或第六导体层形成间距窄的多个端子电极的情况下，也能够抑制配线的引绕。
[0017]在本专利技术中，第四绝缘层和第五绝缘层两者可以由不包含芯材的树脂材料构成。由此，能够缩小在第四绝缘层和第五绝缘层形成的通孔导体的直径，因此即使在第五导体层和第六导体层形成间距窄的多个端子电极的情况下，也能够抑制配线的引绕。
[0018]本专利技术的电子部件内置基板的制造方法可以还具备：将第一导体层所包含的多个信号配线图案和第二导体层所包含的多个信号配线图案经由贯通第二绝缘层中的局部不包含芯材的无芯材区域的多个通孔导体相互连接的工序。由此，能够缩小贯通无芯材区域的多个通孔导体的直径。
[0019]本专利技术的电子部件内置基板的制造方法可以还具备：将第五导体层所包含的多个信号配线图案和第二导体层所包含的多个信号配线图案经由贯通设置于第二绝缘层的开口部的多个通孔导体相互连接的工序。由此，能够缩小贯通开口部的多个通孔导体的直径。
[0020]专利技术效果
[0021]这样，根据本专利技术，能够提供一种提高了包含端子电极的最表层的导体层的设计自由度的电子部件内置基板及其制造方法。
附图说明
[0022]图1是用于说明本专利技术的第一实施方式的电子部件内置基板1的构造的示意性截面图。
[0023]图2是用于说明电子部件内置基板1的制造方法的工序图。
[0024]图3是用于说明电子部件内置基板1的制造方法的工序图。
[0025]图4是用于说明电子部件内置基板1的制造方法的工序图。
[0026]图5是用于说明电子部件内置基板1的制造方法的工序图。
[0027]图6是用于说明电子部件内置基板1的制造方法的工序图。
[0028]图7是用于说明电子部件内置基板1的制造方法的工序图。
[0029]图8是用于说明电子部件内置基板1的制造方法的工序图。
[0030]图9是用于说明电子部件内置基板1的制造方法的工序图。
[0031]图10是用于说明电子部件内置基板1的制造方法的工序图。
[0032]图11是用于说明本专利技术的第二实施方式的电子部件内置基板2的构造的示意性截面图。
[0033]图12是用于说明本专利技术的第三实施方式的电子部件内置基板3的构造的示意性截面图。
[0034]图13是用于说明电子部件内置基板3的制造方法的工序图。
[0035]图14是用于说明电子部件内置基板3的制造方法的工序图。
[0036]图15是用于说明电子部件内置基板本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电子部件内置基板，其特征在于，具备：多个导体层；和多个绝缘层，分别位于所述多个导体层中的在层叠方向上相邻的两个导体层之间，所述多个绝缘层包含埋入有电子部件的第一绝缘层，所述多个导体层包含层叠于所述第一绝缘层的一个表面侧的第一导体层、第二导体层和第三导体层以及层叠于所述第一绝缘层的另一个表面侧的第四导体层、第五导体层和第六导体层，所述多个绝缘层还包含位于所述第一导体层与所述第二导体层之间的第二绝缘层、位于所述第二导体层与所述第三导体层之间的第三绝缘层、位于所述第四导体层与所述第五导体层之间的第四绝缘层、以及位于所述第五导体层与所述第六导体层之间的第五绝缘层，所述第一导体层包含在一个表面侧露出的多个端子电极，所述第六导体层包含在另一个表面侧露出的多个端子电极，所述第三绝缘层和所述第四绝缘层由使树脂材料浸渗于芯材而成的芯材料构成，所述第二绝缘层和所述第五绝缘层中的至少一者由不包含芯材的树脂材料构成。2.根据权利要求1所述的电子部件内置基板，其特征在于：所述第二绝缘层和所述第五绝缘层两者由不包含芯材的树脂材料构成。3.根据权利要求1或2所述的电子部件内置基板，其特征在于：所述第二导体层和所述第三导体层包含与所述电子部件连接的多个信号配线图案，所述第三绝缘层包含局部不包含所述芯材的无芯材区域，所述无芯材区域在俯视时与所述电子部件具有重叠，所述第二导体层所包含的所述多个信号配线图案和所述第三导体层所包含的所述多个信号配线图案经由贯通所述无芯材区域的多个通孔导体相互连接。4.根据权利要求1或2所述的电子部件内置基板，其特征在于：所述第一导体层和所述第三导体层包含与所述电子部件连接的多个信号配线图...

【专利技术属性】
技术研发人员：露谷和俊，石川直之，青木琢朗，花田玲央，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：