一种芯片内核电压的动态调整电路及电子设备制造技术

本发明专利技术公开了一种芯片内核电压的动态调整电路及电子设备。该动态调整电路包括DC

【技术实现步骤摘要】
一种芯片内核电压的动态调整电路及电子设备


[0001]本专利技术涉及一种芯片内核电压的动态调整电路，同时也涉及包括该动态调整电路的电子设备，属于芯片供电


技术介绍

[0002]随着半导体工艺制程的迅猛发展，芯片的集成度越来越高、规模越来越大，工作频率也越来越快，使得芯片的功耗随之不断增加，从而产生了一系列问题与弊端。例如：芯片温度增高引起的散热及电路性能的降低，电源及信号噪声管理等。如果芯片的功耗过高，会造成整个芯片的性能明显降低，无法满足实际应用需求，严重时甚至会导致不可逆的器件损坏。
[0003]在现有技术中，芯片的核电压通常由电源模块提供电源，供电电压是某一固定电压值，例如采用DC
‑
DC变换器输出0.9V电压为芯片的CPU提供核电压，当芯片工作在某些时间段处于空闲状态时，CPU资源分配额度占比较低时，固定的核电压仍然会使得芯片存在功耗较高的问题。
[0004]在专利号为ZL 201620392772.9的中国技术中，公开了一种数控动态调压装置，包括主控模块和电压转换器，由电压转换器输出直流电压为主控模块供电。其中，主控模块包括处理器单元、监测单元和I2C总线控制器，由监测单元监测处理器单元的工作状态，并在工作状态变化时输出相应的控制信号至I2C总线控制器，由I2C总线控制器将控制信号转换为I2C数控信号后输出至电压转换器，由电压转换器根据I2C数控信号动态调节输出至处理器单元的直流电压。

技术实现思路

[0005]本专利技术所要解决的首要技术问题在于提供一种芯片内核电压的动态调整电路。
[0006]本专利技术所要解决的另一技术问题在于提供一种包括该动态调整电路的电子设备。
[0007]为了实现上述目的，本专利技术采用以下的技术方案：
[0008]根据本专利技术实施例的第一方面，提供一种芯片内核电压的动态调整电路，包括DC
‑
DC变换器、低压差线性稳压器、电压切换单元和处理器单元；其中，
[0009]所述DC
‑
DC变换器用于产生第一电压，其输入端与系统供电电源端连接，其第一输出端与所述电压切换单元的第一输入端连接，其第二输出端与所述低压差线性稳压器的输入端连接；
[0010]所述低压差线性稳压器用于产生第二电压，其输出端与所述电压切换单元的第二输入端连接；
[0011]所述处理器单元的第一控制信号输出端与所述电压切换单元的控制信号端连接。
[0012]所述电压切换单元用于根据第一控制信号切换开关状态，输出第一电压或者第二电压至所述处理器单元，其输出端与所述处理器单元的核电压输入端连接。
[0013]其中较优地，所述第一电压的电压值等于处理器单元的额定核电压值；所述第二
电压的电压值小于所述第一电压的电压值。
[0014]其中较优地，所述处理器单元输出的所述第一控制信号，由CPU根据运行状态配置其为高电平信号或者低电平信号。
[0015]其中较优地，所述电压切换单元由第一三极管、第二三极管、第三三极管、第一NMOS管和第二NMOS管，以及第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻和第十电阻，以及第一电容、第二电容、第三电容、第四电容和第五电容组成。
[0016]其中较优地，所述电压切换单元中，所述处理器单元的第一控制信号端第一方面通过第六电阻与第一电源端连接，第二方面通过第一电阻和第一电容组成的并联支路与第二三极管的基极连接，第三方面通过第三电阻和第三电组成的并联支路与第一三极管的基极连接；第二三极管的发射极与地电位端连接，第二三极管的集电极一方面通过第七电阻与第二电源端连接，另一方面通过第二电阻和第二电容组成的并联支路与第一NMOS管的栅极连接，第一NMOS管的源极与所述处理器单元的核电压输入端连接，第一NMOS管的漏极与所述低压差线性稳压器的输出端连接；第一三极管的发射极通过第八电阻与第一电源端连接，第一三极管的集电极一方面通过第十电阻与地电位端连接，另一方面通过第四电阻和第四电容组成的并联支路与第三三极管的基极连接，第三三极管的发射极与地电位连接，第三三极管的集电极一方面通过第九电阻与第二电源端连接，另一方面通过第五电阻和第五电容组成的并联支路与第二NMOS管的栅极连接，第二NMOS管的源极与所述处理器单元的核电压输入端连接，第二NMOS管的漏极与所述DC
‑
DC变换器的第一输出端连接。
[0017]其中较优地，当系统上电时或者所述处理器单元处于正常工作状态时，所述第一控制信号为高电平信号，控制所述电压切换单元关断第二电压输出通路，接通第一电压输出通路，为所述处理器单元提供核电压。
[0018]其中较优地，当所述处理器单元处于待机或空闲工作状态时，所述第一控制信号为低电平信号，控制所述电压切换单元关断第一电压输出通路，接通第二电压输出通路，为所述处理器单元提供核电压。
[0019]根据本专利技术实施例的第二方面，提供一种电子设备，该电子设备中包括有上述芯片内核电压的动态调整电路。
[0020]与现有技术相比较，本专利技术提供的芯片内核电压的动态调整电路，通过采用第一控制信号控制电压切换单元的开关状态，实现处理器单元的CPU核电压在正常工作状态时由第一电压供电，在待机或空闲工作状态时由第二电压供电，使得CPU能够根据实际工作状态，动态的调整其核电压的供电电压值，从而实现了芯片功耗的降低。因此，本专利技术提供的芯片内核电压的动态调整电路具有结构简单、低成本、低功耗等有益效果，适用于各种应用的处理器单元或CPU芯片。
附图说明
[0021]图1为本专利技术提供的芯片内核电压动态调整电路的结构框图；
[0022]图2为本专利技术实施例中，低压差线性稳压器芯片的引脚接线图；
[0023]图3为本专利技术实施例中，电压切换单元的电路原理图；
[0024]图4为采用本专利技术提供的芯片内核电压动态调整电路的电子设备的示意图。
具体实施方式
[0025]下面结合附图和具体实施例对本专利技术的
技术实现思路
进行详细具体的说明。
[0026]如图1所示，本专利技术提供的芯片内核电压的动态调整电路包括DC
‑
DC变换器、低压差线性稳压器(LDO)、电压切换单元(Switch Circuit)和处理器单元(CPU)。其中，DC
‑
DC变换器的输入端与系统供电电源端连接，其第一输出端与电压切换单元的第一输入端连接，其第二输出端与低压差线性稳压器的输入端连接；低压差线性稳压器的输出端与电压切换单元的第二输入端连接；电压切换单元的输出端与处理器单元的核电压输入端连接；处理器单元的第一控制信号输出端与电压切换单元的控制信号端连接。
[0027]DC
‑
DC变换器用于将系统供电电源的电压转换为第一电压V1，并分别输出至低压差线性稳压器和电压切换单元。其中，该第一电压V1值为处理器单元的CPU额定核电压值，用于在正常工作状本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片内核电压的动态调整电路，其特征在于包括DC
‑
DC变换器、低压差线性稳压器、电压切换单元和处理器单元；其中，所述DC
‑
DC变换器用于产生第一电压，其输入端与系统供电电源端连接，其第一输出端与所述电压切换单元的第一输入端连接，其第二输出端与所述低压差线性稳压器的输入端连接；所述低压差线性稳压器用于产生第二电压，其输出端与所述电压切换单元的第二输入端连接；所述处理器单元的第一控制信号输出端与所述电压切换单元的控制信号端连接。所述电压切换单元用于根据第一控制信号切换开关状态，输出第一电压或者第二电压至所述处理器单元，其输出端与所述处理器单元的核电压输入端连接。2.如权利要求1所述的芯片内核电压的动态调整电路，其特征在于：所述第一电压的电压值等于处理器单元的额定核电压值；所述第二电压的电压值小于所述第一电压的电压值。3.如权利要求1所述的芯片内核电压的动态调整电路，其特征在于：所述处理器单元输出的所述第一控制信号，由CPU根据运行状态配置其为高电平信号或者低电平信号。4.如权利要求1所述的芯片内核电压的动态调整电路，其特征在于：所述电压切换单元由第一三极管、第二三极管、第三三极管、第一NMOS管和第二NMOS管，以及第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻和第十电阻，以及第一电容、第二电容、第三电容、第四电容和第五电容组成。5.如权利要求4所述的芯片内核电压的动态调整电路，其特征在于：所述电压切换单元中，所述处理器单元的第一控制信号端第一方面通过第六电阻与第一电源端连接，第二方面通过第一电阻和第一电...

【专利技术属性】
技术研发人员：齐孟超，李立，杨磊，张芳，袁景富，张家兴，田佳奇，吴雅剑，刘占利，汪标，于飞洋，范振伟，
申请(专利权)人：北京兆讯恒达技术有限公司，
类型：发明
国别省市：