一种防止激光光照攻击的芯片保护电路及相应的芯片制造技术

本发明专利技术公开了一种防止激光光照攻击的芯片保护电路及相应的芯片。该芯片保护电路包括多位锁寄存器、逻辑门、反相器、多路复用器、关键寄存器、互补校验寄存器；其中，锁寄存器的输出端与逻辑门的输入端链接，逻辑门的输出端分别与第一多路复用器、第二多路复用器的输入端连接；外部信号分别与第一多路复用器的输入端、非门的输入端连接；第一多路复用器的输出端与关键寄存器的输入端连接，关键寄存器的输出端与第一多路复用器的输入端连接；非门的输出端与第二多路复用器的输入端连接，第二多路复用器的输出端与互补校验寄存器的输入端连接；互补校验寄存器的输出端与第二多路复用器的输入端连接。的输入端连接。的输入端连接。

【技术实现步骤摘要】
一种防止激光光照攻击的芯片保护电路及相应的芯片


[0001]本专利技术涉及一种防止激光光照攻击的芯片保护电路，同时也涉及相应的芯片，属于集成电路安全


技术介绍

[0002]越来越多的现代硬件设备(例如手机、平板电脑和智能卡等)存在安全和隐私保护问题。为了达到较高的安全级别,安全协议和复杂加密算法被广泛使用，然而,实现安全协议和复杂加密算法的系统硬件已经成为当前攻击的主要目标之一。在针对系统硬件的所有攻击类型中,基于脉冲激光注入的故障攻击因其具有较高的时间和空间分辨性、能量连续可调,被认为是最有潜力的故障攻击手段之一。
[0003]激光光照攻击会导致芯片内部寄存器发生意外翻转，寄存器值发生错误导致部分功能模块失效。若该模块恰好是负责芯片安全功能(如加解密模块)的模块，则会导致安全功能模块处于失效状态，进一步导致芯片安全功能失效。
[0004]在专利号为ZL 201110435556.X的中国专利技术专利中，公开了一种具有抗辐照功能的寄存器。该寄存器包括：一个延迟单元、一个反相器、一个保护门电路、第一锁存器单元和第二锁存器单元。该寄存器通过锁存器单元结构达到抑制单粒子翻转效应的作用，该锁存器单元内部存在自保护的环路，当一个节点受攻击时，不会导致逻辑状态翻转；通过延迟单元和保护门电路滤波实现抑制单粒子瞬态效应，从而可以应用于非常苛刻的外层空间环境。
[0005]另外，在专利号为ZL 201510278828.8的中国专利技术专利中，公开了一种D触发器，包括时钟模块、延时滤波模块、主从级DICE锁存器模块、输出模块，其中主从级DICE锁存器模块根据从时钟模块输出的时钟信号和通过延时滤波模块接收的外部数据信号，向数据输出模块输出相应的数据信号。主从级DICE锁存器模块由主级模块和从级模块组成。延时滤波模块用于阻止单粒子效应引起的瞬态脉冲进入到寄存器内部。主从级DICE锁存器模块用于修正单粒子效应引起的内部节点发生翻转；延时滤波模块起到抗单粒子瞬态脉冲的作用，主从级DICE锁存器模块避免内部存储节点发生翻转，起到抗单粒子翻转的作用。该D触发器有效地抑制了单粒子闭锁，也有助于降低电路中的单粒子瞬态脉冲宽度。
[0006]但是，现有设计主要针对宇宙射线在集成电路中产生瞬态脉冲，导致逻辑器件翻转和功能瘫痪的情况，并没有针对激光光照攻击进行有效防护。

技术实现思路

[0007]本专利技术所要解决的首要技术问题在于提供一种防止激光光照攻击的芯片保护电路。
[0008]本专利技术所要解决的另一技术问题在于提供一种包括上述芯片保护电路的芯片。
[0009]为实现上述技术目的，本专利技术采用以下的技术方案：
[0010]根据本专利技术实施例的第一方面，提供一种防止激光光照攻击的芯片保护电路，包括多位锁寄存器、逻辑门、反相器、第一多路复用器、第二多路复用器、关键寄存器、互补校验寄存器；
[0011]其中，所述多位锁寄存器的输出端分别与所述逻辑门的输入端连接，所述逻辑门的输出端分别与所述第一多路复用器、所述第二多路复用器的输入端连接；外部信号分别与所述第一多路复用器的输入端、所述非门的输入端连接；所述第一多路复用器的输出端与所述关键寄存器的输入端连接，所述关键寄存器的输出端与所述第一多路复用器的输入端连接；所述非门的输出端与所述第二多路复用器的输入端连接，所述第二多路复用器的输出端与所述互补校验寄存器的输入端连接；所述互补校验寄存器的输出端与所述第二多路复用器的输入端连接。
[0012]其中较优地，所述多位锁寄存器中，每一个比特的写操作的方向是固定的。
[0013]其中较优地，所述多位锁寄存器为32位锁寄存器，其中锁寄存器的默认值设置为0xdf89ed13。
[0014]其中较优地，所述多位锁寄存器中，每8比特生成1比特的奇校验码和1比特的偶校验码。
[0015]其中较优地，利用每8比特奇偶校验位对32比特数据位做实时校验，当这40比特数据中的一个和/或多个比特数据存在因为激光攻击而产生翻转的情况时，奇偶校验功能将检测到异常，并产生报警信号。
[0016]其中较优地，所述多位锁寄存器中，数据部分采用低电平复位，校验部分采用高电平复位。
[0017]其中较优地，互补校验寄存器的输出信号与关键寄存器的输出信号相反，若检测到互补校验寄存器与关键寄存器输出信号相同，则产生中断信号并报警。
[0018]其中较优地，关键寄存器采用低电平复位，互补校验寄存器采用高电平复位。
[0019]根据本专利技术实施例的第二方面，提供一种芯片，其中包括上述防止激光光照攻击的芯片保护电路。
[0020]与现有技术相比较，本专利技术通过在电路中增加互补校验寄存器和锁寄存器，使得芯片在受到不同方式的激光光照攻击后均可以根据受攻击的情况对芯片自身进行保护，防止数据被损坏，有效实现了对芯片的保护功能。
附图说明
[0021]图1为本专利技术提供的防止激光光照攻击的芯片保护电路的原理图；
[0022]图2(a)和图2(b)为本专利技术实施例中，锁寄存器单向配置的示意图；
[0023]图3为本专利技术实施例中，锁寄存器奇偶校验机制示意图；
[0024]图4为本专利技术实施例中，锁寄存器的数据位和校验位复位采用不同电平的示意图。
具体实施方式
[0025]下面结合附图和具体实施例对本专利技术的
技术实现思路
进行详细具体的说明。
[0026]如图1所示，本专利技术实施例提供的一种防止激光光照攻击的芯片保护电路，包括多位锁寄存器、逻辑门(logic)、非门(反相器)、第一多路复用器1(mux1)、第二多路复用器2(mux2)、关键寄存器(DFF)和互补校验寄存器(DFF_bak)。需要说明的是，图1所示的实施例中为第一～三十二位锁寄存器0～31(DFF_0～DFF_31)，但本专利技术不限于此。根据实际需要，本领域技术人员可以设置其它位数如8位、16位或64位等，在此不一一举例说明。
[0027]在图1所示的实施例中，第一～三十二位锁寄存器的输出端与逻辑门的输入端链
接，逻辑门的输出端分别与第一多路复用器、第二多路复用器的输入端连接；外部信号(Wdata)分别与第一多路复用器的输入端、非门的输入端连接；第一多路复用器的输出端与关键寄存器的输入端连接，关键寄存器的输出端与第一多路复用器的输入端连接；非门的输出端与第二多路复用器的输入端连接，第二多路复用器的输出端与互补校验寄存器的输入端连接；互补校验寄存器的输出端与第二多路复用器的输入端连接。
[0028]如图2(a)和图2(b)所示，在本专利技术的一个实施例中，将锁寄存器的默认值设置为0xdf89ed13，并且锁寄存器中每一个比特的写操作的方向是固定的，即只能从0写成1或从1写成0，具体如下表所示：
[0029][0030]所以，当对锁寄存器中的任一一位锁寄存器通过写操作改变默认值时，该位锁寄存器加锁功能永久生效，而且加锁功能不可撤销。
[0031]为防止锁寄存器因为受到激光攻击而产生翻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种防止激光光照攻击的芯片保护电路，其特征在于包括多位锁寄存器、逻辑门、反相器、第一多路复用器、第二多路复用器、关键寄存器、互补校验寄存器；其中，所述多位锁寄存器的输出端分别与所述逻辑门的输入端链接，所述逻辑门的输出端分别与所述第一多路复用器、所述第二多路复用器的输入端连接；外部信号分别与所述第一多路复用器的输入端、所述非门的输入端连接；所述第一多路复用器的输出端与所述关键寄存器的输入端连接，所述关键寄存器的输出端与所述第一多路复用器的输入端连接；所述非门的输出端与所述第二多路复用器的输入端连接，所述第二多路复用器的输出端与所述互补校验寄存器的输入端连接；所述互补校验寄存器的输出端与所述第二多路复用器的输入端连接。2.如权利要求1所述防止激光光照攻击的芯片保护电路，其特征在于：所述多位锁寄存器中，每一个比特的写操作的方向是固定的。3.如权利要求1所述防止激光光照攻击的芯片保护电路，其特征在于：所述多位锁寄存器为32位锁寄存器，其中锁寄存器的默认值设置为0xdf89ed13。4.如...

【专利技术属性】
技术研发人员：徐浩然，李立，杨磊，范振伟，李凌浩，赵宇宁，邵鹏，张智，兰浩，于飞洋，刘占利，汪标，
申请(专利权)人：北京兆讯恒达技术有限公司，
类型：发明
国别省市：