一种PCIE转SRIO协议的桥接芯片制造技术

本发明专利技术涉及芯片电路技术领域，特别涉及一种PCIE转SRIO协议的桥接芯片。包括：PCIE接口应用逻辑、SRIO接口应用逻辑、I2C接口应用逻辑、JTAG接口应用逻辑、PCIE与SRIO协议转换逻辑、全局中断错误处理逻辑和配置空间访问逻辑，以及PCIE控制器、SRIO控制器、JTAG控制器和I2C控制器。PCIE接口应用逻辑实现接收PCIE包的收发预处理；SRIO接口应用逻辑实现SRIO包的收发预处理。本发明专利技术通过映射引擎实现PCIE与SRIO包之间的高效转换；通过消息引擎实现SRIO消息包的高效收发处理；通过DMA传输引擎实现PCIE与SRIO系统间的高效数据传输。PCIE与SRIO系统间的高效数据传输。PCIE与SRIO系统间的高效数据传输。

【技术实现步骤摘要】
一种PCIE转SRIO协议的桥接芯片


[0001]本专利技术涉及芯片电路
，特别涉及一种PCIE转SRIO协议的桥接芯片。

技术介绍

[0002]PCIe和SRIO是当前应用最广泛、最强大的两类高速串行总线协议。PCIe总线具有大块数据传输效率高、树形拓扑结构、使用和设计成本低廉等特点，广泛应用于通用计算机系统，为处理器提供访问外围设备的总线接口。与PCIe总线相比，SRIO总线的小包的传输效率更高、允许更灵活的拓扑结构和多样的处理部件、更好的系统健壮性、更高效率的流控机制、更多级的服务质量和更强的错误管理机制，广泛应用于高实时性、高可靠性的嵌入式系统，方便在单板、跨背板间以及机箱板间构建对等网络处理器集群。
[0003]要实现PCIE系统与SRIO系统之间的通信，就需要PCIE转SRIO协议转换芯片，实现PCIE与SRIO之间的协议转换，该芯片设计在国内尚属空白。PCIe与SRIO总线都采用了包交换技术，因此，实现PCIe与SRIO协议转换的关键就是实现PCIe包与SRIO包转换。但是由于PCIe和SRIO串行总线所针对的应用场景不同，总线规范所定义的包的格式和包的种类存在较大的差异，因此，需要解决PCIe包到SRIO包的转换；SRIO包到PCIe包的转换；特殊PCIe包或者SRIO包的特殊处理；PCIE与SRIO系统的DMA数据传输问题。
[0004]在芯片设计中，为保障芯片的可测试性和不同环境下的适配性，JTAG作为标准芯片测试接口以及芯片Debug接口是必不可少的，同时I2C可以作为芯片的启动方式之一，有效提高芯片在不同环境下的适配性。

技术实现思路

[0005]本专利技术的目的在于提供一种PCIE转SRIO协议的桥接芯片，以解决PCIe包到SRIO包的转换；SRIO包到PCIe包的转换；特殊PCIe包或者SRIO包的特殊处理；PCIE与SRIO系统的DMA数据传输问题的问题。
[0006]为解决上述技术问题，本专利技术提供了一种PCIE转SRIO协议的桥接芯片，包括：PCIE接口，包括PCIE接口应用逻辑和PCIE控制器；所述PCIE接口应用逻辑用于实现PCIE协议包的收发预处理；SRIO接口，包括SRIO接口应用逻辑和SRIO控制器；所述SRIO接口应用逻辑用于实现SRIO协议包的收发预处理；I2C接口，包括I2C接口应用逻辑和I2C控制器；所述I2C接口应用逻辑使用主从两种不同模式，用于实现芯片配置空间的访问和外部I2C从设备访问；JTAG接口，包括JTAG接口应用逻辑和JTAG控制器；所述JTAG接口应用逻辑用于实现芯片配置空间的访问，以及作为测试接口对芯片进行测试；PCIE与SRIO协议转换逻辑，用于实现PCIE协议包与SRIO协议包的转换处理；全局中断错误处理逻辑，用于实现将全片产生的中断请求或者错误检测转换为PCIE的MSI中断、MSI
‑
X中断、INT中断或者错误消息；
配置空间访问逻辑，用于实现PCIE接口、SRIO接口、I2C接口和JTAG接口访问配置空间的管理。
[0007]优选的，还包括如下数据通路：中断请求和错误检测通路，用于传输全片中断请求和错误检测信息；配置访问通路，用于实现全片配置空间访问；中断错误上报通路，用于实现全片中断请求和错误检测的上报；数据传输通路，用于实现PCIE域与SRIO域数据交互；测试通路，用于实现芯片的SCAN、Boundary SCAN、Memory BIST测试。
[0008]优选的，所述PCIE接口，还包括：PIPE PHY；所述PIPE PHY通过标准的PIPE接口与所述PCIE控制器互连，实现高速数据的串并和并串转换；所述PCIE接口应用逻辑实现PCIE包的解析与产生，对所述PCIE控制器输出的接收包的地址进行解析，将包路由到所述PCIE与SRIO协议转换逻辑、所述配置空间访问逻辑和PHY配置空间；将所述PCIE与SRIO协议转换逻辑的输出数据，转换为相应的PCIE包；将全局中断请求和错误检测，转换为MSI、MSI
‑
X、INT Message或者ERROR Message包；通过PCIE测试接口实现所述JTAG接口对所述PCIE接口应用逻辑的测试。
[0009]优选的，所述SRIO接口，还包括：PMA PHY；所述PMA PHY通过自定义接口与所述SRIO控制器互连，实现高速数据的串并和并串转换；所述SRIO接口应用逻辑实现SRIO包的解析与产生，对所述SRIO控制器输出的接收包的地址进行解析，将包路由到所述PCIE与SRIO协议转换逻辑、所述配置空间访问逻辑和PHY配置空间；将所述PCIE与SRIO协议转换逻辑的输出数据，转换为相应的SRIO包；将SRIO中断请求和错误检测，输出给所述全局中断错误处理逻辑；通过SRIO测试接口实现所述JTAG接口对所述SRIO接口应用逻辑的测试。
[0010]优选的，所述I2C接口应用逻辑，还包括：将所述I2C接口数据解析为对应的读写地址与数据，实现访问芯片配置空间的功能；同时将所述配置空间访问逻辑的输出的地址与数据通过所述I2C接口输出，访问EEPROM，实现芯片的上电初始化配置；通过I2C测试接口实现所述JTAG接口对所述I2C接口应用逻辑的测试。
[0011]优选的，所述JTAG 接口应用逻辑，还包括：将所述JTAG接口数据解析为对应的读写地址与数据，实现访问芯片配置空间的功能；同时所述JTAG接口作为测试接口，实现SCAN、Boundary SCAN、Memory BIST测试芯片的功能。
[0012]优选的，所述PCIE与SRIO协议转换逻辑，包括：消息引擎，实现SRIO Message包的收发处理、PCIE域到SRIO域的数据传输以及SRIO域到PCIE域的数据传输；映射引擎，实现PCIE包与SRIO包的直接转换；DMA传输引擎，实现PCIE域与SRIO域数据的DMA传输、PCIE域到SRIO域的数据传输、SRIO域到PCIE域的数据传输。
[0013]优选的，还包括：中断请求和错误检测接口，用于向所述全局中断错误处理逻辑传输数据，对数据传输期间的中断请求和错误检测；协议转换测试接口，用于实现所述JTAG接口对所述PCIE与SRIO协议转换逻辑的测试。
[0014]优选的，所述全局中断错误处理逻辑，包括：仲裁模块，实现对所述PCIE接口、所述I2C接口、所述SRIO接口、所述JTAG接口、所述PCIE与SRIO协议转换逻辑和所述配置空间访问逻辑的中断请求和错误检测仲裁处理；消息产生模块，负责将仲裁输出中断请求和错误检测转换为相应的PCIE MSI、MSI
‑
X、INTx和ERROR消息，通过PCIE中断请求接口和错误上报接口，上报给PCIE主机；全局中断错误管理测试接口，实现所述JTAG接口对所述全局中断错误处理逻辑的测试。
[0015]优选的，所述配置空间访问逻辑，包括：自定义访问总线模块，实现所述PCIE接口、所述SRIO接口、所述I2C接口和所述JTAG接口访本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIE转SRIO协议的桥接芯片，其特征在于，包括：PCIE接口，包括PCIE接口应用逻辑和PCIE控制器；所述PCIE接口应用逻辑用于实现PCIE协议包的收发预处理；SRIO接口，包括SRIO接口应用逻辑和SRIO控制器；所述SRIO接口应用逻辑用于实现SRIO协议包的收发预处理；I2C接口，包括I2C接口应用逻辑和I2C控制器；所述I2C接口应用逻辑使用主从两种不同模式，用于实现芯片配置空间的访问和外部I2C从设备访问；JTAG接口，包括JTAG接口应用逻辑和JTAG控制器；所述JTAG接口应用逻辑用于实现芯片配置空间的访问，以及作为测试接口对芯片进行测试；PCIE与SRIO协议转换逻辑，用于实现PCIE协议包与SRIO协议包的转换处理；其中，所述PCIE与SRIO协议转换逻辑，包括：消息引擎，实现SRIO Message包的收发处理、PCIE域到SRIO域的数据传输以及SRIO域到PCIE域的数据传输；映射引擎，实现PCIE包与SRIO包的直接转换；DMA传输引擎，实现PCIE域与SRIO域数据的DMA传输、PCIE域到SRIO域的数据传输、SRIO域到PCIE域的数据传输；全局中断错误处理逻辑，用于实现将全片产生的中断请求或者错误检测转换为PCIE的MSI中断、MSI
‑
X中断、INT中断或者错误消息；配置空间访问逻辑，用于实现PCIE接口、SRIO接口、I2C接口和JTAG接口访问配置空间的管理。2.如权利要求1所述的一种PCIE转SRIO协议的桥接芯片，其特征在于，还包括如下数据通路：中断请求和错误检测通路，用于传输全片中断请求和错误检测信息；配置访问通路，用于实现全片配置空间访问；中断错误上报通路，用于实现全片中断请求和错误检测的上报；数据传输通路，用于实现PCIE域与SRIO域数据交互；测试通路，用于实现芯片的SCAN、Boundary SCAN、Memory BIST测试。3.如权利要求1所述的一种PCIE转SRIO协议的桥接芯片，其特征在于，所述PCIE接口，还包括：PIPE PHY；所述PIPE PHY通过标准的PIPE接口与所述PCIE控制器互连，实现高速数据的串并和并串转换；所述PCIE接口应用逻辑实现PCIE包的解析与产生，对所述PCIE控制器输出的接收包的地址进行解析，将包路由到所述PCIE与SRIO协议转换逻辑、所述配置空间访问逻辑和PHY配置空间；将所述PCIE与SRIO协议转换逻辑的输出数据，转换为相应的PCIE包；将全局中断请求和错误检测，转换为MSI、MSI
‑
X、INT Message或者ERROR Message包；通过PCIE测试接口实现所述JTAG接口对所述PCIE接口应用逻辑的测试。4.如权利要求1所述的一种PCIE转SRIO协议的桥接芯片，其特征在于，所述SRIO接口，还...

【专利技术属性】
技术研发人员：钱荣，姜若旭，王天烨，王嵩桥，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：