在表面上选择性地形成晶体掺硼硅锗的方法技术

用于在衬底表面上选择性地形成晶体掺硼硅锗的方法和系统。该方法可用于从底部向上在间隙内选择性地形成掺硼硅锗。示例性方法可用于例如在场效应晶体管器件中形成源极和/或漏极区，例如在全栅场效应晶体管器件中。例如在全栅场效应晶体管器件中。例如在全栅场效应晶体管器件中。

【技术实现步骤摘要】
在表面上选择性地形成晶体掺硼硅锗的方法


[0001]本公开总体涉及适于形成电子器件的方法和系统。更具体地，本公开涉及可用于在衬底表面上选择性地沉积掺硼外延硅锗的方法和系统。

技术介绍

[0002]半导体器件(例如互补金属氧化物半导体(CMOS)器件)的尺寸缩小已经导致集成电路的速度和密度显著提高。最近，例如，已经开发了多栅极和三维场效应晶体管(FET)，例如FinFET和全栅极FET，以进一步缩小半导体器件的尺寸。然而，这种器件的器件尺寸缩小面临重大挑战。
[0003]一个特别的挑战涉及无缺陷有源区的制造，例如适用于FinFET、全栅FET等的三维结构的源极和漏极区。在这样的应用中，可能希望选择性地形成相对高电导率半导体材料(例如，掺杂的IV族晶体或其他半导体材料)。特别地，对于这种应用，可能希望在表面上选择性地外延生长单晶掺杂半导体材料。这种材料对于在器件的沟道区施加所需的应力可能是特别理想的。然而，可以在相对较低的温度下执行并且可以形成具有相对较少缺陷的源极和漏极区的合适技术可能没有得到很好的发展。因此，需要用于选择性外延形成掺杂半导体材料的改进方法和系统。
[0004]本部分中阐述的任何讨论，包括对问题和解决方案的讨论，已被包括在本公开中，仅仅是为了提供本公开的背景。这种讨论不应被视为承认任何或所有信息在本专利技术被做出时是已知的，或者构成现有技术。

技术实现思路

[0005]本公开的各种实施例涉及沉积方法，更具体地，涉及选择性外延沉积方法。本公开的实施例还涉及使用这种方法形成的结构和器件，以及用于执行该方法和/或用于形成该结构和/或器件的设备。虽然下面更详细地讨论了本公开的各种实施例解决现有方法和系统的缺点的方式，但总体上，本公开的各种实施例提供了相对于第二表面在第一表面上选择性外延形成掺杂半导体层的改进方法。掺杂半导体层可以适合作为场效应晶体管中的源极和/或漏极区，场效应晶体管例如是FinFET、全栅金属氧化物半导体场效应晶体管、纳米片金属氧化物半导体场效应晶体管、纳米线金属氧化物半导体场效应晶体管、互补金属氧化物半导体场效应晶体管等。
[0006]根据本公开的至少一个实施例，提供了一种在衬底表面上形成晶体掺硼(掺B)硅锗的方法。示例性方法包括在反应室内提供衬底，并执行循环沉积过程，以相对于衬底的第二表面选择性地形成覆盖第一表面的掺硼硅锗外延材料。第一表面可以包括第一结晶取向，第二表面可以包括不同于第一结晶取向的第二结晶取向。第一表面和第二表面可以是或包括相同的材料。循环沉积过程可以包括一个或多个沉积循环。每个沉积循环可以包括选择性地形成覆盖第一表面的掺硼外延硅锗，以及(例如选择性地)蚀刻覆盖第二表面的掺硼硅锗。根据这些实施例的示例，第一表面包括Si{100}晶面或由其构成。根据进一步示例，
第二表面包括Si{110}晶面和与Si{100}晶面垂直取向的高阶硅晶面中的一个或多个。根据另外示例，衬底包括特征。该特征可以包括包含第一表面的底部和包含第二表面的侧壁表面。根据又一示例，在一个或多个步骤期间，反应室内的温度低于500℃或者在约280℃和约450℃之间或者在约350℃和约425℃之间。根据本公开的示例，该方法包括形成覆盖第二表面的掺硼非外延硅锗。在一些情况下，选择性地形成掺硼外延硅锗的步骤包括向反应室提供包含硅烷(例如具有化学式Si
n
H
2n+2
)的第一硅前体和包含卤化硅烷(例如，其中硅烷的一个或多个氢原子独立地被卤素取代)的第二硅前体。在后一种情况下，晶体(例如单晶)掺硼硅锗可以形成在第二表面上，但这种材料在第二表面上的生长速率比该材料在第一表面上的生长速率低得多。在其他情况下，覆盖第二表面的掺硼硅锗可以是非外延的—例如非单晶的，比如多晶或非晶硅锗。根据进一步示例，蚀刻步骤包括提供蚀刻剂。该步骤可以进一步包括提供载气。在这种情况下，蚀刻剂流量可以在10和200sccm之间；优选在20和50sccm之间。载气流量可以在5到15slm之间；优选约10slm。在一些情况下，载气流量与蚀刻剂流量的流量比在约25:1至约1500:1之间，或者在约50:1至约750:1之间。覆盖在第二表面上的掺硼硅锗可以在每个沉积循环中被去除。如下面更详细阐述，这里描述的方法可以用于从特征的底部向上用掺杂的单晶外延材料填充特征，例如间隙。
[0007]根据本公开的进一步实施例，提供了一种形成环绕栅极器件的方法。该方法可以包括使用如本文所述的在表面上选择性地形成晶体掺硼硅锗的方法来形成源极和/或漏极区。
[0008]根据本公开的又一示例，一种场效应晶体管器件包括根据本文描述的方法形成的一个或多个源极区或漏极区。
[0009]还描述了一种系统，该系统包括反应室、气体注射系统和控制器，该控制器配置为使该系统执行根据本公开的方法。
[0010]通过参考附图对某些实施例的以下详细描述，这些和其他实施例对于本领域技术人员来说将变得显而易见。本专利技术不限于所公开的任何特定实施例。
附图说明
[0011]当结合以下说明性附图考虑时，通过参考详细描述和权利要求，可以获得对本公开实施例的更完整理解。
[0012]图1示出了根据本公开的示例性实施例的方法。
[0013]图2示出了根据本公开的示例的示例性过程。
[0014]图3示出了根据本公开的示例的另一示例性过程。
[0015]图4
‑
9示出了根据本公开的示例性实施例的结构。
[0016]图10示出了根据本公开的进一步示例的环绕栅极结构。
[0017]图11示出了根据本公开的附加示例性实施例的系统。
[0018]应当理解，附图中的元件是为了简单和清楚而示出的，并不一定是按比例绘制的。例如，图中的一些元件的尺寸可能相对于其他元件被夸大，以有助于提高对本公开的所示实施例的理解。
具体实施方式
[0019]下面提供的方法、结构、设备和系统的示例性实施例的描述仅仅是示例性的，并且仅是为了说明的目的；以下描述不旨在限制本公开或权利要求的范围。此外，对具有所述特征的多个实施例的叙述并不旨在排除具有附加特征的其他实施例或者结合了所述特征的不同组合的其他实施例。例如，各种实施例被阐述为示例性实施例；除非另有说明，示例性实施例或其部件可被组合或可以彼此分开应用。
[0020]如下面更详细阐述，本公开的各种实施例提供了在衬底表面上选择性地形成晶体掺硼硅锗的方法。示例性方法可用于例如形成半导体器件的(例如应力源)源极和/或漏极区，其表现出相对高的迁移率、相对低的电阻率、相对低的接触电阻，和/或保持沉积层的结构和构成。例如，这些层可以用作金属氧化物场效应晶体管(MOSFET)中的(例如应力源)源极和/或漏极区。可以使用这些层的示例性MOSFET包括FinFET和GAA(全栅型)FET或器件。
[0021]如本文所用，术语“环绕栅极器件”可以指包括围绕半导体沟道区的导电材料的器件。如本文所用，术语“环绕栅极器件”也可以指各种器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在衬底表面上选择性地形成晶体掺硼硅锗的方法，该方法包括以下步骤：在反应室内提供衬底，该衬底包括包含第一结晶取向的第一表面和包含第二结晶取向的第二表面，第一表面和第二表面包含相同的材料；并且执行循环沉积过程以相对于第二表面选择性地形成覆盖第一表面的掺硼硅锗外延材料，该循环沉积过程包括一个或多个沉积循环，每个沉积循环包括：选择性地形成覆盖第一表面的掺硼外延硅锗；以及蚀刻覆盖第二表面的掺硼硅锗。2.根据权利要求1所述的方法，其中，所述第一表面由Si{100}晶面构成。3.根据权利要求1或2所述的方法，其中，所述第二表面包括Si{110}晶面和与Si{100}晶面垂直取向的高阶硅晶面中的一个或多个。4.根据权利要求1
‑
3中任一项所述的方法，包括形成覆盖所述第二表面的掺硼非外延硅锗。5.根据权利要求1
‑
4中任一项所述的方法，其中，所述衬底包括特征，所述特征包括包含所述第一表面的底部和包含所述第二表面的侧壁表面。6.根据权利要求5所述的方法，其中，所述特征的纵横比大于1或大于0.7，或者在0.3和1之间，或者在0.5和0.7之间。7.根据权利要求5或6所述的方法，其中，所述特征包括间隙。8.根据权利要求1
‑
7中任一项所述的方法，其中，所述反应室内的温度低于500℃或介于约280℃和约450℃之间或介于约350℃和约425℃之间。9.根据权利要求1
‑
8中任一项所述的方法，其中，选择性地形成掺硼外延硅锗的步骤包括提供选自硅烷、乙硅烷和卤化硅烷的硅前体。10.根据权利要求1
‑
5中任一项所述的方法，其中，选择性地形成掺硼外延硅锗的步骤包括向所述反应室提供包含硅烷的第一硅前体和包含卤化硅烷的第二硅前体。11.根据权利要求10所述的方法，其中，所述卤化硅烷包括二氯硅烷。12.根据权利要求1
‑
11中任一项所述的方法，其中，覆盖所述第二表面的掺硼硅锗包括掺硼非晶硅锗。13.根据权利要求1
‑
12中任一项所述的方法，其中，在选择性地形成覆盖所述第一表面的掺硼外延硅锗的步骤期间，所述反应室内的压力在约10托和约90托之间，或者在约10托和约...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：ASMIP私人控股有限公司，
类型：发明
国别省市：