具有掺杂硼和镓的硅锗层的结构及其形成方法和系统技术方案

本文的一些示例提供了一种形成掺杂硅锗层的方法。该方法可以包括将衬底同时暴露于(a)硅前体、(b)锗前体、(c)硼前体和(d)异质镓前体。异质镓前体可以包括(i)至少一个直链烷基，其中末端碳直接键合到镓，和(ii)至少一个叔烷基，其中叔碳直接键合到镓。该方法可以包括使硅前体、锗前体、硼前体和异质镓前体反应，以在衬底上形成掺杂有硼和镓的硅锗层。以在衬底上形成掺杂有硼和镓的硅锗层。以在衬底上形成掺杂有硼和镓的硅锗层。

【技术实现步骤摘要】
具有掺杂硼和镓的硅锗层的结构及其形成方法和系统


[0001]本公开总体涉及适于形成电子器件结构的方法和系统。更具体地，本公开涉及可用于形成包括掺杂半导体层的结构的方法和系统。

技术介绍

[0002]半导体器件(例如互补金属氧化物半导体(CMOS)器件)的尺寸缩小已经导致集成电路的速度和密度显著提高。然而，传统的器件缩放技术面临着未来技术节点的重大挑战。
[0003]一种改善半导体器件性能的方法是利用应变诱导效应来提高载流子迁移率，从而提高晶体管驱动电流。例如已经表明，在采用应力源区(例如在晶体管的源极和漏极区中采用的应力源区)的p沟道IV族半导体晶体管中，可以显著提高空穴迁移率。
[0004]此外，降低半导体器件结构的有源区的接触电阻可能是未来技术节点上正在进行的器件改进所需要的。例如，对于CMOS器件结构，接触电阻可以包括接触结构和一个或多个有源区(例如应力源区)之间的电阻，例如晶体管结构的源极和漏极区。在n型MOS器件的情况下，应力源区可以包括掺杂有磷或砷的高掺杂区，即具有约5
×
10
20
cm
‑3或更高的载流子密度。可以在n型MOS器件应力源区中实现的高掺杂水平可以导致低于0.3mΩ
‑
cm的接触电阻率。然而，对于p型MOS器件，硼通常用作掺杂剂。在一些情况下，硼在半导体材料中可能具有相对较低的溶解度，因此可能难以获得高浓度的p型掺杂剂以及低的半导体材料接触电阻。
[0005]举例来说，尝试降低硅锗膜接触电阻包括生长具有高硼浓度的SiGe层。然而，由于硼在锗中的低溶解度，高硼浓度难以在较高的Ge:Si比率下实现，因此，尝试简单地增加硅锗膜中的硼浓度通常不足以将硅锗层的接触电阻率降低到期望值。
[0006]降低硅锗和类似膜的接触电阻的进一步尝试包括添加另一种掺杂剂，其中第一掺杂剂(例如硼)是可溶的，以及高温退火过程。这种技术可能是有问题的，因为在退火过程中使用相对高的温度会导致一种或多种掺杂剂聚集在掺杂半导体膜的表面。
[0007]此外，在一些应用中，可能希望选择性地沉积具有第一掺杂剂(例如硼)和第二掺杂剂(例如镓、铝或铟)的半导体材料(例如高掺杂的IV族半导体材料)。然而，这种技术迄今为止还没有得到很好的发展。
[0008]因此，需要用于沉积掺杂半导体材料的改进方法和系统。使用该方法和/或系统形成的结构和器件也是期望的。
[0009]该部分中阐述的任何讨论(包括对问题和解决方案的讨论)已经包括在本公开中，仅仅是为了提供本公开的背景。这种讨论不应被视为承认任何或所有信息在本专利技术被做出时是已知的，或者构成现有技术。

技术实现思路

[0010]本公开的各种实施例涉及形成结构的方法、使用这种方法形成的结构和器件以及用于执行该方法和/或用于形成该结构和/或器件的装置。虽然下面更详细地讨论了本公开
的各种实施例解决现有方法和系统的缺点的方式，但是总体上，本公开的各种实施例提供了形成呈现相对低接触电阻的掺杂半导体层的改进方法。另外或可替代地，掺杂半导体层可以在相对低的温度下形成，而不使用退火步骤来改善掺杂半导体层的接触电阻。此外，示例性掺杂半导体层可以相对于衬底表面的第二部分选择性地形成覆盖衬底表面的第一部分。
[0011]本文的一些示例提供了一种形成掺杂硅锗层的方法。该方法可以包括将衬底同时暴露于(a)硅前体、(b)锗前体、(c)硼前体和(d)异质镓前体。异质镓前体可以包括(i)至少一个直链烷基，其中末端碳直接键合到镓，和(ii)至少一个叔烷基，其中叔碳直接键合到镓。该方法可以包括使硅前体、锗前体、硼前体和异质镓前体反应，以在衬底上形成掺杂有硼和镓的硅锗层。
[0012]在一些示例中，该方法还包括使用第一镓前体和第二镓前体来生成异质镓前体。第一镓前体可以包括多个直链烷基，第二镓前体可以包括多个叔烷基。在一些示例中，产生异质镓前体包括将至少一个直链烷基从第一镓前体移动到第二镓前体。在一些示例中，产生异质镓前体包括将至少一个叔烷基从第二镓前体移动到第一镓前体。在一些示例中，异质镓前体在衬底上方的气体中产生。
[0013]在一些示例中，该方法包括使第一镓前体和第二镓前体以约1:10至约10:1的化学计量比流过衬底。在一些示例中，该方法包括使第一镓前体和第二镓前体以约1:3至约3:1的化学计量比流过衬底。在一些示例中，该方法包括使第一镓前体和第二镓前体分别以约1sccm和约1000sccm的速率流过衬底。
[0014]在一些示例中，异质镓前体包括GaR
12
R2和GaR1R
22
中的至少一种，其中R1是直链烷基，并且其中R2是叔烷基。在一些示例中，异质镓前体包括GaR
12
R2和GaR1R
22
的混合物。在一些示例中，混合物包括比率为约1:10至约10:1的GaR
12
R2和GaR1R
22
。在一些示例中，混合物包括比率为约1:3至约3:1的GaR
12
R2和GaR1R
22
。
[0015]在一些示例中，直链烷基是乙基、正丙基、正丁基或正戊基。在一些示例中，叔烷基是叔乙基、叔丙基、叔丁基或叔戊基。在一些示例中，直链烷基是乙基，叔烷基是叔丁基。
[0016]在一些示例中，异质镓前体以约1sccm至约1000sccm的速率流过衬底。
[0017]在一些示例中，硼前体包括乙硼烷(B2H6)、氘
‑
乙硼烷(B2D6)或一种或多种硼氢化物。在一些示例中，硼前体以约1sccm和1000sccm的速率流过衬底。
[0018]在一些示例中，硅前体包括硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、四硅烷(Si4H
10
)、五硅烷(Si5H
12
)、甲基硅烷(CH3‑
SiH3)、二氯硅烷(H2SiCl2)或二碘硅烷(H2SiI2)。
[0019]在一些示例中，锗前体包括锗烷(GeH4)、二锗烷(Ge2H6)、三锗烷(Ge3H8)或锗基硅烷(GeH6Si)。
[0020]在一些示例中，衬底在约5托至约760托的压力下暴露于硅前体、锗前体、硼前体和异质镓前体。在一些示例中，衬底在约10托至约80托的压力下暴露于硅前体、锗前体、硼前体和异质镓前体。
[0021]在一些示例中，衬底在约150℃到约450℃的温度下暴露于硅前体、锗前体、硼前体和异质镓前体。
[0022]在一些示例中，硅锗层包括表面分离镓，并且该方法还包括去除表面分离镓。在一些示例中，去除包括湿化学蚀刻。
[0023]在一些示例中，硅锗层具有约5nm至约20nm的厚度。在一些示例中，硅锗层具有约5nm至约15nm的厚度。在一些示例中，硅锗层具有约8nm至约12nm的厚度。
[0024]在一些示例中，硅锗层在10nm的深度处具有至少约2.3
×...

【技术保护点】

【技术特征摘要】
1.一种形成掺杂硅锗层的方法，该方法包括：将衬底同时暴露于(a)硅前体、(b)锗前体、(c)硼前体和(d)异质镓前体，该异质镓前体包含(i)至少一个直链烷基，其中末端碳直接键合到镓，和(ii)至少一个叔烷基，其中叔碳直接键合到镓；以及使硅前体、锗前体、硼前体和异质镓前体反应，以在衬底上形成掺杂有硼和镓的硅锗层。2.根据权利要求1所述的方法，还包括使用第一镓前体和第二镓前体来产生所述异质镓前体，第一镓前体包含多个直链烷基，第二镓前体包含多个叔烷基。3.根据权利要求2所述的方法，其中，产生所述异质镓前体包括将至少一个直链烷基从所述第一镓前体移动到所述第二镓前体。4.根据权利要求2或3所述的方法，其中，产生所述异质镓前体包括将至少一个叔烷基从所述第二镓前体移动到所述第一镓前体。5.根据权利要求2至4中任一项所述的方法，其中，所述异质镓前体在所述衬底上方的气体中产生。6.根据权利要求2至5中任一项所述的方法，包括使所述第一镓前体和第二镓前体以约1:3至约3:1的化学计量比流过所述衬底。7.根据权利要求1至6中任一项所述的方法，其中，所述异质镓前体包括GaR
12
R2和GaR1R
22
中的至少一种，其中，R1是所述直链烷基，并且其中，R2是所述叔烷基。8.根据权利要求7所述的方法，其中混合物包含比例为约1:3至约3:1的GaR
12
R2和GaR1R
22
。9.根据权利要求1至8中任一项所述的方法，其中，所述直链烷基是乙基、正丙基、正丁基或正戊基。10.根据权利要求1至9中任一项所述的方法，其中，所述叔烷基是叔乙基、叔丙基、叔丁基或叔戊基。11.根据权利要求1至10中任一项所述的方法，其中，所述直链烷基是乙基，所述叔烷基是叔丁基。12.根据权利要求1至11中任一项所...

【专利技术属性】
技术研发人员：W，
申请(专利权)人：ASMIP私人控股有限公司，
类型：发明
国别省市：