存储器装置及其操作方法制造方法及图纸

本公开涉及存储器装置及其操作方法。一种存储器装置包括：存储器单元阵列，其包括第一存储器单元组和第二存储器单元组，第一存储器单元组包括位于距参考节点第一物理距离内的存储器单元，第二存储器单元组包括位于距参考节点超过第一物理距离的存储器单元；外围电路，其被配置为执行通过字线将逐渐增大的编程电压施加到包括在存储器单元阵列中的存储器单元的编程操作；以及控制逻辑，其被配置为响应于编程电压的逐渐增大而基于编程电压的大小来确定第一编程允许电压被施加到第一存储器单元组的时间并确定第一编程允许电压的大小，控制逻辑还被配置为控制外围电路通过位线将第一编程允许电压施加到第一存储器单元组。将第一编程允许电压施加到第一存储器单元组。将第一编程允许电压施加到第一存储器单元组。

【技术实现步骤摘要】
存储器装置及其操作方法


[0001]各种实施方式总体上涉及半导体装置，更具体地，涉及一种存储器装置和控制其编程速度的方法。

技术介绍

[0002]存储器系统是被配置为响应于主机装置(例如，计算机或智能电话)的控制而存储数据的装置。存储装置可包括用于存储数据的存储器装置和用于控制存储器装置的存储控制器。存储器装置可被分类为易失性存储器装置或非易失性存储器装置。
[0003]只要供电，易失性存储器装置就可保留数据，在没有供电的情况下可能丢失所存储的数据。易失性存储器装置可包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
[0004]非易失性存储器装置即使没有供电也不丢失数据。易失性存储器装置可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪存等。

技术实现思路

[0005]各种实施方式涉及一种存储器装置和控制其编程速度的方法，其通过根据编程电压的大小控制施加到位线的编程允许电压来将编程速度维持在预定范围内而与存储器单元的物理列地址无关。
[0006]根据本公开的实施方式，一种存储器装置可包括存储器单元阵列，该存储器单元阵列包括第一存储器单元组和第二存储器单元组，第一存储器单元组包括位于距参考节点第一物理距离内的存储器单元，第二存储器单元组包括位于距参考节点超过第一物理距离的存储器单元。存储器装置还可包括外围电路，该外围电路被配置为执行通过字线将逐渐增大的编程电压施加到包括在存储器单元阵列中的存储器单元的编程操作。存储器装置还可包括控制逻辑，所述控制逻辑被配置为响应于编程电压的逐渐增大而基于编程电压的大小来确定第一编程允许电压被施加到第一存储器单元组的时间并确定第一编程允许电压的大小，所述控制逻辑还被配置为控制外围电路通过位线将第一编程允许电压施加到第一存储器单元组。
[0007]根据本公开的实施方式，一种存储器装置可包括存储器单元阵列，该存储器单元阵列包括多个存储器单元组，多个存储器单元组中的每一个包括具有包括在预定范围内的物理列地址的多个存储器单元。存储器装置还可包括外围电路，该外围电路被配置为执行通过字线将逐渐增大的编程电压施加到包括在存储器单元阵列中的多个存储器单元的编程操作。存储器装置还可包括控制逻辑，所述控制逻辑被配置为响应于编程电压的逐渐增大而基于编程电压的大小来确定编程允许电压分别被施加到多个存储器单元组的时间和编程允许电压的大小，所述控制逻辑还被配置为控制外围电路通过位线施加编程允许电压。
[0008]根据本公开，一种操作存储器装置的方法可包括：指定包括具有连续物理列地址的预定数量的存储器单元的多个存储器单元组。该方法还可包括：通过字线将逐渐增大的编程电压施加到多个存储器单元组。该方法还可包括：基于编程电压的大小来确定分别施加到多个存储器单元组的编程允许电压的施加时间和编程允许电压的大小。该方法可另外包括：通过位线将编程允许电压施加到多个存储器单元组。
附图说明
[0009]图1是示出包括根据本公开的实施方式的存储器装置的存储器系统的图。
[0010]图2是示出图1所示的存储器装置的图。
[0011]图3是示出图2的多个存储块当中的存储块的结构的图。
[0012]图4是示出编程速度根据物理距离而变化的存储器单元的图。
[0013]图5是示出具有恒定编程速度的存储器装置的框图。
[0014]图6是示出根据本公开的实施方式的通过改变编程允许电压的大小来控制编程速度的方法的图。
[0015]图7是示出根据本公开的教导的改变施加编程允许电压的时间的方法的图。
[0016]图8是示出根据本公开的教导的改变编程允许电压的大小的方法的图。
[0017]图9是示出根据本公开的教导的执行编程操作的方法的流程图，其中编程速度包括在预定范围内。
[0018]图10是示出根据本公开的教导的确定编程允许电压的施加时间及其大小的方法的流程图。
[0019]图11是示出根据本公开的实施方式的包括固态驱动器的数据处理系统的示例的图。
[0020]图12是示出图11的控制器的配置的示例的图。
[0021]图13是示出包括根据本公开的实施方式的数据存储装置的数据处理系统的示例的图。
[0022]图14是示出包括根据本公开的实施方式的数据存储装置的数据处理系统的示例的图。
[0023]图15是示出包括根据本公开的实施方式的数据存储装置的网络系统的示例的图。
具体实施方式
[0024]仅示出根据本说明书中公开的概念的实施方式的示例的具体结构或功能描述以描述根据概念的实施方式的示例，并且根据概念的实施方式的示例可通过各种形式实现，但是描述不限于本说明书中描述的实施方式的示例。
[0025]图1是示出包括根据本公开的实施方式的存储器装置100的存储器系统50的图。
[0026]参照图1，存储器系统50可包括存储器装置100和控制存储器装置100的操作的存储控制器200。存储器系统50可被配置为响应于主机的控制而存储数据。存储器系统50的示例可包括蜂窝电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视、平板PC和车载信息娱乐系统。
[0027]根据对应于与主机的通信方法的主机接口，存储器系统50可被制造成各种类型的
存储器系统之一。例如，存储器系统50可被配置成各种类型的存储装置中的任一种，例如固态驱动器(SSD)；MMC、eMMC、RS
‑
MMC和微型MMC形式的多媒体卡；SD、迷你SD和微型SD形式的安全数字卡；通用串行总线(USB)存储装置；通用闪存(UFS)装置；个人计算机存储卡国际协会(PCMCIA)卡型存储装置；外围组件互连(PCI)卡型存储装置；高速PCI(PCI
‑
E)卡型存储装置；紧凑闪存(CF)卡；智能媒体卡；以及记忆棒。
[0028]存储器系统50可被制造成各种类型的封装中的任一种。例如，存储器系统50可被制造成各种类型的封装类型中的任一种，例如叠层封装(POP)、系统封装(SIP)、系统芯片(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)、晶圆级层叠封装(WSP)等。
[0029]存储器装置100可存储数据。存储器装置100可响应于存储控制器200的控制而操作。存储器装置100可包括存储器单元阵列(未示出)，存储器单元阵列包括用于存储数据的多个存储器单元。
[0030]各个存储器单元可被配置成存储一个数据比特的单级单元(SLC)、存储两个数据比特的多级单元(MLC)、存储三个数据比特的三级单元(TLC)或存储四个数据比特的四级单元(QLC)。
[0031]存储器单元阵列(未示出)可包括多个存储块。各个存储块可包括多个存储器单元。各个存储块可包括多个页。根据实施方式，页可以是用于将数据存储在存储器装置100中或读取存储在存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，该存储器装置包括：存储器单元阵列，该存储器单元阵列包括第一存储器单元组和第二存储器单元组，所述第一存储器单元组包括位于距参考节点第一物理距离内的存储器单元，所述第二存储器单元组包括位于距所述参考节点超过所述第一物理距离的存储器单元；外围电路，该外围电路执行通过字线将逐渐增大的编程电压施加到包括在所述存储器单元阵列中的存储器单元的编程操作；以及控制逻辑，该控制逻辑响应于所述编程电压的增加而基于所述编程电压的大小来确定第一编程允许电压被施加到所述第一存储器单元组的时间并确定所述第一编程允许电压的大小，所述控制逻辑还控制所述外围电路通过位线将所述第一编程允许电压施加到所述第一存储器单元组。2.根据权利要求1所述的存储器装置，其中，所述控制逻辑包括编程允许电压管理器，该编程允许电压管理器基于所述第一物理距离来确定首先施加所述第一编程允许电压的时间和首先施加的所述第一编程允许电压的大小，并且该编程允许电压管理器基于所述编程电压的大小来改变施加所述第一编程允许电压的时间和所述第一编程允许电压的大小。3.根据权利要求2所述的存储器装置，其中，施加所述第一编程允许电压的时间比所述编程电压的施加完成时间早由所述编程允许电压管理器确定的时间。4.根据权利要求3所述的存储器装置，其中，所述编程允许电压管理器控制所述外围电路随着所述编程电压的大小增加而更早施加所述第一编程允许电压。5.根据权利要求4所述的存储器装置，其中，所述编程允许电压管理器控制所述外围电路响应于所述编程电压的逐渐增大而以规则间隔将施加所述第一编程允许电压的时间提前。6.根据权利要求4所述的存储器装置，其中，所述编程允许电压管理器控制所述外围电路随着所述编程电压的大小增加而增加所述第一编程允许电压的大小。7.根据权利要求6所述的存储器装置，其中，所述编程允许电压管理器控制所述外围电路响应于所述编程电压的逐渐增大而按规则量增加所述第一编程允许电压的大小。8.根据权利要求2所述的存储器装置，其中，所述控制逻辑控制所述外围电路，使得施加到包括在所述第一存储器单元组和所述第二存储器单元组中的存储器单元当中的联接到同一字线的存储器单元的编程电压的有效施加时间的差小于预定参考值，并且其中，所述编程电压的所述有效施加时间是由通过所述字线施加的编程电压和通过所述位线施加的编程允许电压来确定的。9.根据权利要求2所述的存储器装置，其中，所述控制逻辑控制所述外围电路通过所述位线将第二编程允许电压施加到所述第二存储器单元组，并且其中，所述编程允许电压管理器控制所述外围电路，使得所述第一编程允许电压比所述第二编程允许电压更早施加。10.根据权利要求2所述的存储器装置，其中，所述控制逻辑控制所述外围电路通过所述位线将第二编程允许电压施加到所述第二存储器单元组，并且其中，所述编程允许电压管理器控制所述外围电路，使得所述第一编程允许电压的大小大于所述第二编程允许电压的大小。11.根据权利要求2所述的存储器装置，其中，根据被施加有所述编程电压的所述存储
器单元，所述编程电压是高电压或低电压，并且其中，当所述编程电压是所述高电压时，所述编程允许电压管理器响应于通过所述字线施加的所述编程电压而另外改变施加所述第一编程允许电压的时间或所述第一编程允许电压的大小。12.一种存储器装置，该存储器装置包括：存储器单元阵列，该存储器单元阵列包括多个存...

【专利技术属性】
技术研发人员：辛弦燮，郭东勋，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：