半导体装置制造方法及图纸

本发明专利技术提供一种已改善数据处理效率的半导体装置，其包括：存储单元阵列，包括两个平面；控制器，能够对两个平面的读取动作及编程动作进行控制；两个锁存器，能够保持从一平面读取的数据或应编程至一平面的数据；及两个锁存器，能够保持从另一平面读取的数据或应编程至另一平面的数据，控制器在根据从外部输入的同时命令进行一平面的编程动作时，能够进行另一平面的读取动作。一平面的读取动作。一平面的读取动作。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及一种快闪存储器等半导体装置，尤其是涉及一种包括多个平面或存储体的快闪存储器的动作。

技术介绍

[0002]在与非(NAND)型快闪存储器中，能够通过增加形成于存储单元阵列内的区块数量来增加存储容量。但是，如果增加区块数量，则沿着区块的方向延伸的主位线的布线变长，使负载容量增加而导致读取速度等变慢。因此，为了实现存储容量的增加，并且抑制主位线的负载容量，习知技术将存储单元阵列分割成多个平面或存储体。
[0003]日本专利第6178909号公报公开了一种包括多个平面的NAND快闪存储器的页面的连续读取方法。具体而言，将从所选择的平面读取的数据保持于锁存器中，将所述保持于锁存器中的数据转送至非选择平面的锁存器，并将选择平面的锁存器及未选择平面的锁存器管线化，由此实现连续读取的高速化。另外，日本专利第6770140号公报所公开的技术可抑制在非选择平面的NAND串中流通的非所需的电流的产生。
[0004]在多平面型的快闪存储器中，各平面分别具有对应的行解码器/驱动电路、列解码器、页缓冲器/传感电路，而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具有：存储单元阵列，至少包括第一平面及第二平面；控制电路，能够控制所述第一平面及所述第二平面的读取动作及编程动作；第一数据保持电路，能够保持从所述第一平面读取的数据或应编程至所述第一平面的数据；以及第二数据保持电路，能够保持从所述第二平面读取的数据或应编程至所述第二平面的数据，所述控制电路在根据从外部输入的同时命令进行所述第一平面的编程动作时，能够进行所述第二平面的读取动作。2.根据权利要求1所述的半导体装置，其中所述控制电路在进行所述第一平面的编程检验读取动作时，进行所述第二平面的阵列读取。3.根据权利要求1所述的半导体装置，其中所述控制电路依照与所述同时命令相关而从外部输入的地址进行对所述第一平面的选择页面的编程及所述第二平面的选择页面的读取。4.根据权利要求1所述的半导体装置，其中所述控制电路将从所述第二平面读取的读取数据保持于所述第二数据保持电路，并将由所述第二数据保持电路所保持的所述读取数据转送至所述第一数据保持电路。5.根据权利要求4所述的半导体装置，其中所述半导体装置还包括：错误检测修正电路，进行数据的错误检测及修正，所述错误检测修正电路对从所述第二数据保持电路转送的所述读取数据进行错误检测及修正，将经错误修正的所述读取数据转送至所述第一数据保持电路。6.根据权利要求4所述的半导体装置，其中所述控制电路将由所述第一数据保持电路所保持的所述读取数据编程至所述第一平...

【专利技术属性】
技术研发人员：矢野胜，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：