一种基于1T1R阵列寄生电容的编程方法技术

本发明专利技术提供了一种基于1T1R阵列寄生电容的编程方法，属于半导体集成电路的存储器技术领域。本发明专利技术通过在阵列的每条源线(SL)和位线(BL)末端都连接了一个开关管，提出两种工作模式：写入数据“1”时对寄生电容进行充电，写入数据“0”时寄生电容放电。采用本发明专利技术能够防止写入过程中阵列单元过编程的问题。且针对不同的工艺和器件对应的写入高电平不同，通过连接开关管的方式，实现了线路的寄生电容可调，能够适用于不同的工艺水准和器件标准。适用于不同的工艺水准和器件标准。适用于不同的工艺水准和器件标准。

【技术实现步骤摘要】
一种基于1T1R阵列寄生电容的编程方法


[0001]本专利技术属于半导体集成电路的存储器
，具体涉及1T1R存储器阵列的编程方法。

技术介绍

[0002]电阻型存储器包括ReRAM、MRAM、FeRAM、CDRAM。电阻型存储器常见的一种存储阵列为1T1R型，即以一个晶体管与一个电阻型器件相连构成的单元组成的阵列。晶体管的作用是可以选中指定的电阻器件并隔绝其它单元对此器件的影响。字线(WL)连接晶体管的栅极，施加电压可以选中指定的电阻器件，也有控制流过电阻型器件的电流的作用。位线(SL)连接晶体管的源极，位线(BL)经电阻型器件连接晶体管的漏极。图1为传统1T1R阵列的结构图。
[0003]1T1R阵列的写入机制如下所述。以对晶体管Mx写入为例，将WL1施加高电平打开Mx，在SL1上施加写电压，BL1接地，电流由BL1经过存储单元流向SL1，完成set操作，写入数据“1”；反之，WL1施加高电平打开Mx，将BL1接高电平，SL1反向施加写电压，完成reset操作，写入数据“0”。未选中的行和列WL、SL全部接地，同一行的其他晶体管对应的BL全部接高电平，防止除Mx以外的存储单元误写入。图2和图3是1T1R阵列对单个存储单元写入数据“1”和写入数据“0”的过程示意图。
[0004]1T1R阵列还可以对多个存储单元同时写入，以对Mw、Mx、My、Mz同时写入为例，将WL1接高电平使Mw、Mx、My、Mz都导通，BL1、BL2、BL3
…
BLn都接地，SL1接高电平，电流由SL1经存储单元流向BL1、BL2、BL3
…
BLn，完成对Mw、Mx、My、Mz的set过程，写入数据“1”；将WL1接高电平使Mw、Mx、My、Mz都导通，BL1、BL2、BL3
…
BLn都接高电平，SL1接低电平，电流由BL1、BL2、BL3
…
BLn经存储单元流向SL1，完成对Mw、Mx、My、Mz的reset过程，写入数据“0”。图4和图5是1T1R阵列对多个存储单元写入数据“1”和写入数据“0”的过程示意图。
[0005]不同的电阻型器件其完成阻值转换所需的时间存在涨落。阵列中对器件进行写操作所施加的脉冲宽度由最慢的器件完成阻值转换所需的时间决定，这样可能会使转换速度较快的器件发生过编程的问题，同时也会造成不必要的功耗损失。过编程对存储器阵列有许多不利影响，比如会影响接下来的阵列写操作速度，也可能会损坏器件进而影响存储器的耐久性，也有可能增加存储器能耗等等。

技术实现思路

[0006]为了解决过编程给1T1R阵列带来的问题，本专利技术的目的在于提出一种基于1T1R阵列寄生电容的编程方法。
[0007]本专利技术的技术方案如下：
[0008]一种基于1T1R阵列寄生电容的编程方法，其步骤包括：
[0009]1)在1T1R阵列的每条源线和位线的末端分别连接一个开关管，分别为MR1、MC1、MR2、MC2、MR3、MC3
…
MRn、MCn；
[0010]2)写入数据“1”为充电模式，即晶体管Mx的WL接高电平，晶体管Mx导通，SL接高电平，BL接低电平，此时电流由SL经存储单元流向BL，BL线路存在寄生电容，对寄生电容进行充电，当BL的电容被充电到高电平时，BL线路末端的开关管MC截断，写入数据“1”充电模式结束；
[0011]3)写入数据“0”为放电模式，即晶体管Mx的WL接高电平，晶体管Mx导通，BL接高电平，SL接低电平，此时电流由BL经存储单元流向SL，BL的寄生电容已经被充电到高电平，Mx导通后进行放电，释放所存储的电荷，当寄生电容放电到低电平时，BL线路末端的开关管MC导通，写入数据“0”充电模式结束。
[0012]在阵列的每一条SL和BL的单条导线的寄生电容很小，充满电后达不到高电平标准，可以将开关管MR1、MC1、MR2、MC2、MR3、MC3
…
MRn、MCn通过导线连接起来，这样等效延长导线长度，或根据实际情况选择导通的开关管数目，调节寄生电容大小。
[0013]本专利技术的有益效果如下：
[0014]在实际的1T1R阵列中，源线(SL)、位线(BL)都存在寄生电容，在写入过程中利用线路的寄生电容，可以实现在写入过程中对电容充电，充电到高电平后截断开关管，使阵列单元不受后续写脉冲影响，避免了过编程的影响。且本专利技术针对不同的工艺和器件对应的写入高电平不同，通过连接开关管的方式，实现了线路的寄生电容可调，能够适用于不同的工艺水准和器件标准。
附图说明
[0015]图1为传统1T1R阵列的示意图；
[0016]图2为传统1T1R阵列对单个存储单元写入数据“1”过程示意图；
[0017]图3为传统1T1R阵列对单个存储单元写入数据“0”过程示意图；
[0018]图4为传统1T1R阵列对多个存储单元写入数据“1”过程示意图；
[0019]图5为传统1T1R阵列对多个存储单元写入数据“0”过程示意图；
[0020]图6为具体实施例的基于阵列寄生电容的写电路结构图；
[0021]图7为具体实施例的基于1T1R阵列寄生电容的写电路写入数据“1”过程示意图；
[0022]图8为具体实施例的基于1T1R阵列寄生电容的写电路写入数据“0”过程示意图
[0023]图9为具体实施例的基于1T1R阵列寄生电容的写电路写入数据“1”过程中的等效电路图
[0024]图10为具体实施例的基于1T1R阵列寄生电容的写电路写入数据“0”过程中的等效电路图
具体实施方式
[0025]下面结合附图，具体说明本专利技术的实施方式。
[0026]本专利技术具体实施例以4*4的1T1R阵列为例，图6为其基于阵列寄生电容的写电路结构图。该电路具有两种工作模式：写入数据“1”充电模式和写入数据“0”放电模式。
[0027]在写入数据“1”充电模式下，以晶体管Mx写入1为例，WL1接高电平，Mx导通，SL1接高电平，BL1接低电平，此时电流由SL1经存储单元流向BL1。由于BL1线路存在寄生电容，对寄生电容进行充电。当BL1的电容被充电到高电平时，BL1末端的开关管MC1截断，写入数据
“
1”充电模式结束，存储单元被写入了数据1。此时无论写脉冲是否结束，存储单元上都不会再有电流流过，能够有效保护存储单元免受较长的写脉冲影响而过编程。图7为基于1T1R阵列寄生电容的写电路写入数据“1”充电模式示意图。
[0028]在写入数据“0”放电模式下，仍以对晶体管Mx写入0为例，WL1接高电平，Mx导通，BL1接高电平，SL1接低电平，此时电流由BL1经存储单元流向SL1。此时的BL1的寄生电容已经被充电到高电平，Mx导通后进行放电，释放所存储的电荷。当寄生电容放电到低电平时，BL1末端的开关管MC1导通，写入数据“0”充电模式结束，存储单元被写入了数据0。此时无论写脉冲是否结束，存储单元上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于1T1R阵列寄生电容的编程方法，其步骤包括：1)在1T1R阵列的每条源线和位线的末端分别连接一个开关管；2)写入数据“1”为充电模式，即晶体管Mx的WL接高电平，晶体管Mx导通，其SL接高电平，BL接低电平，此时电流由SL经存储单元流向BL，BL线路存在寄生电容，对寄生电容进行充电，当BL的电容被充电到高电平时，BL线路末端的开关管MC截断，写入数据“1”充电模式结束；3)写入数据“0”为放电模式，即晶体管M...

【专利技术属性】
技术研发人员：王宗巍，郑子豪，蔡一茂，黄如，
申请(专利权)人：北京大学，
类型：发明
国别省市：