存储器、闪存的数据写入电路及方法技术

本发明专利技术提供一种存储器、闪存的数据写入电路及方法，包括：模拟电压产生模块，为各模块提供所需的电压；源极电压选择模块，用于提供源极电压；阱电压选择模块，用于为待写入数据的存储单元的阱电极提供负压；字线选通模块，用于为待写入数据的存储单元的字线提供第一正压；位线选通模块，用于为待写入数据的存储单元的位线提供第二正压。本发明专利技术的存储器、闪存的数据写入电路及方法对阱电极施加负压，并基于二次电子倍增注入浮栅实现写操作，可有效减小成本及存储器面积、提高集成度。提高集成度。提高集成度。

【技术实现步骤摘要】
存储器、闪存的数据写入电路及方法


[0001]本专利技术涉及存储领域，特别是涉及一种存储器、闪存的数据写入电路及方法。

技术介绍

[0002]小存储单元尺寸(Cell Size)、高性能(Performance)以及低功耗(Power Consumption)一直是存储器业者持续追求的目标。越来越小的尺寸让每片晶圆可以生产更多的die，高性能才能符合高速运算的需求，低耗电才能改善行动装置电池充电频率及数据中心系统散热的问题。对于嵌入式系统，存储器的成本和尺寸是需要考虑的重要因素，因此，如何降低存储器的尺寸一直是存储器行业亟待解决的问题。
[0003]传统NOR FLASH采用热电子注入的方式执行写操作，但是，热电子注入方式存在有效沟道长度极限，因此，NOR FLASH存储器面积一直无法缩减。此外，执行写操作时需要给NOR FLASH的施加高压，高压需要通过多级电荷泵产生，或者需要提供较大容量的输出电容，这些都会造成存储器外围电路面积大，进而导致NOR FLASH存储器面积无法缩减。所以需要寻求一种新型的数据写入方法，以进一步减小存储器面积。
[0004]应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种存储器、闪存的数据写入电路及方法，用于解决现有技术中存储器面积无法进一步缩小的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种闪存的数据写入电路，所述闪存的数据写入电路至少包括：
[0007]存储阵列，模拟电压产生模块，源极电压选择模块，阱电压选择模块，字线选通模块及位线选通模块；
[0008]所述模拟电压产生模块连接所述源极电压选择模块、所述阱电压选择模块、所述字线选通模块及所述位线选通模块的输入端，为各模块提供所需的电压；
[0009]所述源极电压选择模块连接所述存储阵列的源线，用于为待写入数据的存储单元的源极提供源极电压；
[0010]所述阱电压选择模块连接所述存储阵列的阱电极，用于为所述待写入数据的存储单元的阱电极提供负压；
[0011]所述字线选通模块连接所述存储阵列的各字线，用于为所述待写入数据的存储单元的字线提供第一正压；
[0012]所述位线选通模块连接所述存储阵列的各位线，用于为所述待写入数据的存储单元的位线提供第二正压。
[0013]可选地，所述负压设置为
‑
0.5V～
‑
3V。
[0014]可选地，所述第一正压设置为5V～10V。
[0015]可选地，所述第二正压设置为2.5V～4V。
[0016]更可选地，所述存储阵列为NOR FLASH存储阵列。
[0017]为实现上述目的及其他相关目的，本专利技术还提供一种存储器，所述存储器至少包括上述闪存的数据写入电路。
[0018]为实现上述目的及其他相关目的，本专利技术还提供一种闪存的数据写入方法，所述闪存的数据写入方法至少包括：
[0019]将待写入数据的存储单元的源极接地，分别在所述待写入数据的存储单元的阱电极、位线和字线上施加预设时长的电压，以选通所述待写入数据的存储单元并写入数据；
[0020]其中，所述待写入数据的存储单元的阱电极上施加负压，位线上施加第一正压，字线上施加第二正压，所述第一正压大于所述第二正压。
[0021]可选地，所述预设时长设置为不小于0.5us。
[0022]可选地，所述负压设置为
‑
0.5V～
‑
3V。
[0023]可选地，所述第一正压设置为5V～10V。
[0024]可选地，所述第二正压设置为2.5V～4V。
[0025]更可选地，所述待写入数据的存储单元为NOR FLASH存储单元。
[0026]如上所述，本专利技术的存储器、闪存的数据写入电路及方法，具有以下有益效果：
[0027]1、本专利技术的存储器、闪存的数据写入电路及方法对阱电极施加负压，进而减小存储单元的字线电压和位线电压，以此，减小模拟电压产生模块的复杂度和面积，达到减小成本、提高集成度的目的。
[0028]2、本专利技术的存储器、闪存的数据写入电路及方法基于二次电子倍增注入浮栅实现写操作，能有效提高编程效率，降低功耗，缩小有效沟道长度，进一步减小成本、提高集成度。
附图说明
[0029]图1显示为本专利技术的闪存的数据写入电路的结构示意图。
[0030]图2显示为本专利技术的闪存的数据写入方法的流程示意图。
[0031]元件标号说明
[0032]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
闪存的数据写入电路
[0033]10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
存储阵列
[0034]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
模拟电压产生模块
[0035]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源极电压选择模块
[0036]13
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阱电压选择模块
[0037]14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
字线选通模块
[0038]15
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
位线选通模块
[0039]S1～S6
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
具体实施方式
[0040]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书
所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0041]请参阅图1～图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0042]如图1所示，本专利技术提供一种闪存的数据写入电路1，所述闪存的数据写入电路1包括：
[0043]存储阵列10，模拟电压产生模块11，源极电压选择模块12，阱电压选择模块13，字线选通模块14及位线选通模块15。
[0044]如图1所示，所述存储阵列10由m+1行n+1列存储单元构成；其中，m、n为大于等于0的自然数。
[0045]具体地，在本示例中，所述存储阵列10为NOR FLASH存储阵列，包括(m+1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存的数据写入电路，其特征在于，所述闪存的数据写入电路至少包括：存储阵列，模拟电压产生模块，源极电压选择模块，阱电压选择模块，字线选通模块及位线选通模块；所述模拟电压产生模块连接所述源极电压选择模块、所述阱电压选择模块、所述字线选通模块及所述位线选通模块的输入端，为各模块提供所需的电压；所述源极电压选择模块连接所述存储阵列的源线，用于为待写入数据的存储单元的源极提供源极电压；所述阱电压选择模块连接所述存储阵列的阱电极，用于为所述待写入数据的存储单元的阱电极提供负压；所述字线选通模块连接所述存储阵列的各字线，用于为所述待写入数据的存储单元的字线提供第一正压；所述位线选通模块连接所述存储阵列的各位线，用于为所述待写入数据的存储单元的位线提供第二正压。2.根据权利要求1所述的闪存的数据写入电路，其特征在于：所述负压设置为
‑
0.5V～
‑
3V。3.根据权利要求1所述的闪存的数据写入电路，其特征在于：所述第一正压设置为5V～10V。4.根据权利要求1所述的闪存的数据写入电路，其特征在于：所述第二正压设置为2.5V～4V。5.根据权利要求1
‑
4任意一项所述的闪存的数据写入电路，其特征在于：所述存...

【专利技术属性】
技术研发人员：聂虹，孙英，赵梓名，
申请(专利权)人：中天弘宇集成电路有限责任公司，
类型：发明
国别省市：