存储器的编程方法技术

本发明专利技术提供一种存储器的编程方法，包括：提供一具有浮栅的存储结构，将存储结构的源极接地；在漏极及衬底分别施加电压，形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；在预定时间内，空穴在电场作用下向下做加速度运动并撞击存储结构中的衬底，产生二次电子；在栅极及衬底分别施加电压，施加于衬底的电压小于施加于栅极的电压，使二次电子在垂直方向电场作用下形成三次电子注入浮栅中，完成编程操作。本发明专利技术通过编程电压操作方式的改进优化，形成三次电子激发进行编程，可以提高编程效率，降低功耗，编程读取电流大，对隧穿氧化层损伤小。对隧穿氧化层损伤小。对隧穿氧化层损伤小。

【技术实现步骤摘要】
存储器的编程方法


[0001]本专利技术涉及存储器领域，特别是涉及一种存储器的编程方法。

技术介绍

[0002]在半导体器件中非易失存储器(Non
‑
volatile memory，NVM)的应用十分广泛。它的特点是在断电后仍然能保存数据。最早的非易失存储器是EPROM(Erasable Programmable Read Only Memory)，采用热电子注入(HCI：Hot Carrier Injection)编程，采用UV紫外光擦除；由于需用石英玻璃进行UV紫外光擦除，因此成本高昂。
[0003]为了降低制造成本，专利技术了利用FN隧穿效应进行电学擦除的EEPROM(electrically EPROM)。当电子注入并存储于浮栅中时代表信息“0”，当电子从浮栅中被擦除时代表信息“1”。EEPROM的成本比EPROM低，但是编程和擦除速度慢。
[0004]为了提高器件读取速度，在EEPROM器件结构上改进了电路设计，得到快闪存储器(Flash EEPROM，简称闪存)，使多个存储单元(cell)能同时进行编程和擦除动作。
[0005]快闪存储器(Flash memory)最经典的闪存结构为ETOX(EEPROM with Tunnel OXide)结构，其采用热电子注入方式进行编程。由于热电子注入产生的热电子是基于幸运电子模型(Lucky Electron)注入，编程效率较低(一般在50％左右)，需要增加电压来提升编程效率，造成闪存器件功耗大。
[0006]为了解决这些缺陷，基于FN(Fowler
–
Nordheim)隧穿编程方式的2T结构闪存被专利技术，它基于带间隧穿(BTBT：Band
‑
to
‑
Band)的编程方式。量子隧穿的物理方式存在编程读取电流较小的缺点，同时这些编程方式对于隧穿氧化层(Tunnel Oxide)的损伤较大，对于闪存器件的可靠性也是很大的挑战。
[0007]因此，提出一种编程效率高、功耗小、编程读取电流大、对隧穿氧化层损伤小的存储器的编程方法，已成为本领域技术人员亟待解决的问题之一。

技术实现思路

[0008]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种存储器的编程方法，用于解决现有技术中编程方法的编程效率低、功耗大、编程读取电流小、对隧穿氧化层损伤大等问题。
[0009]为实现上述目的及其他相关目的，本专利技术提供一种存储器的编程方法，所述存储器的编程方法至少包括：
[0010]S1)提供一具有浮栅的存储结构，将所述存储结构的源极接地；
[0011]S2)在所述存储结构的漏极与衬底之间形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；
[0012]S3)在预定时间内，空穴在电场作用下向下做加速度运动并撞击所述存储结构中的衬底，产生二次电子；
[0013]S4)在所述存储结构的栅极与衬底之间形成垂直电场，施加于衬底的电压小于施
加于栅极的电压，使所述二次电子在所述垂直电场作用下进一步撞击电子空穴对形成三次电子，二次电子与三次电子叠加后注入所述存储结构的浮栅中，完成编程操作。
[0014]可选地，所述存储结构包括ETOX结构、1.5T结构、2T结构或EEPROM结构。
[0015]可选地，步骤2)中施加于漏极及衬底的电压差不小于4V。
[0016]可选地，步骤3)中所述预定时间设置为10ns
‑
100ns。
[0017]可选地，步骤4)中施加于栅极及衬底的电压差不小于7V。
[0018]更可选地，步骤1)之前还包括：预擦除所述存储结构以清除所述浮栅中残留电荷的步骤。
[0019]更可选地，预擦除的方法包括：在所述存储结构的栅极及衬底分别施加电压，施加于衬底的电压大于施加于栅极的电压。
[0020]更可选地，施加于栅极及衬底的电压差不小于10V。
[0021]如上所述，本专利技术的存储器的编程方法，具有以下有益效果：
[0022]本专利技术的存储器的编程方法通过编程电压操作方式的改进优化，基于三次电子原理进行编程，可以有效提高编程效率，降低功耗，且编程读取电流大，对隧穿氧化层损伤小。
附图说明
[0023]图1显示为本专利技术的存储器的编程方法的流程示意图。
[0024]图2显示为ETOX结构的闪存示意图。
[0025]图3显示为本专利技术的存储器的编程方法中源极浮空的操作示意图。
[0026]图4显示为本专利技术的存储器的编程方法中预擦除的操作示意图。
[0027]图5显示为本专利技术的存储器的编程方法中形成一次电子的操作示意图。
[0028]图6显示为本专利技术的存储器的编程方法中三次电子进入浮栅的操作示意图。
[0029]图7显示为现有ETOX结构的编程原理示意图。
[0030]元件标号说明
[0031]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底区域XX系统
[0032]2ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
源区
[0033]3ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
漏区
[0034]4ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
隧穿氧化层
[0035]5ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
浮栅
[0036]6ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介电氧化层
[0037]7ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
控制栅
具体实施方式
[0038]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0039]请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数
目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0040]如图1所示，本专利技术提供一种存储器的编程方法，所述存储器的编程方法包括：
[0041]1)提供一具有浮栅的存储结构，将所述存储结构的源极接地。
[0042]具体地，首先提供一存储结构，所述存储结构具有浮栅，所述存储结构包括但不限于ETOX结构(即1T结构)、1.5T结构(Split Gate分裂栅结构)、2T结构或EEPROM结构，在此不一一图示列举。作为示例，本实施例以ETOX结构为例，如图2所示，经典的ETOX结构包括衬底区域1，形成与所述衬底区域1内的源区2及漏区3，以及依本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器的编程方法，其特征在于，所述存储器的编程方法至少包括：1)提供一具有浮栅的存储结构，将所述存储结构的源极接地；2)在所述存储结构的漏极与衬底之间形成电场，产生电子空穴对，形成一次电子，其中，施加于衬底的电压小于施加于漏极的电压；3)在预定时间内，空穴在电场作用下向下做加速度运动并撞击所述存储结构中的衬底，产生二次电子；4)在所述存储结构的栅极与衬底之间形成垂直电场，施加于衬底的电压小于施加于栅极的电压，使所述二次电子在所述垂直电场作用下进一步撞击电子空穴对形成三次电子，二次电子与三次电子叠加后注入所述存储结构的浮栅中，完成编程操作。2.根据权利要求1所述的存储器的编程方法，其特征在于：所述存储结构包括ETOX结构、1.5T结构、2T结构或EEPROM结构。3.根据权利要求1所述...

【专利技术属性】
技术研发人员：聂虹，陈精纬，
申请(专利权)人：中天弘宇集成电路有限责任公司，
类型：发明
国别省市：