页缓冲器电路及其操作方法技术

本公开的实施例涉及页缓冲器电路及其操作方法。页缓冲器电路可以包括：数据传送电路，被配置为在数据感测操作期间将通过位线传送到第一感测节点的数据传送到第二感测节点；第一锁存电路，被配置为感测被传送到第一感测节点的数据，并且存储感测到的数据；以及第二锁存电路，被配置为感测被传送到第二感测节点的数据，并且存储感测到的数据。并且存储感测到的数据。并且存储感测到的数据。

【技术实现步骤摘要】
页缓冲器电路及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2022年3月21日提交的韩国专利申请号10
‑
2022
‑
0034787的优先权，其全部公开内容通过引用并入本文。


[0003]各种实施例一般涉及一种页缓冲器电路及其操作方法，更具体地，涉及一种能够对被编程在存储器单元中的数据执行数据感测操作的页缓冲器电路及其操作方法。

技术介绍

[0004]半导体存储器装置可以被分类为易失性存储器设备或非易失性存储器设备。存储器设备可以接收电源并执行存储或输出数据的数据处理操作。易失性存储器设备具有高数据处理操作速度，但是需要连续地接收电源以便保持所存储的数据。非易失性存储器设备不需要连续地接收电源以便保持所存储的存储数据，然而，它具有低数据处理速度。
[0005]半导体存储器装置的工艺和设计技术的最新发展已经减小了易失性存储器设备和非易失性存储器设备之间的数据处理速度的差异。因此，近来对相对不需要电源来保持所存储的数据的非易失性存储器设备给予了大量关注。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种页缓冲器电路，包括：数据传送电路，被配置为在数据感测操作期间将通过位线接收到的数据传送到第一感测节点和第二感测节点；第一锁存电路，被配置为感测被传送到所述第一感测节点的数据，并且存储被传送到所述第一感测节点的被感测的数据；以及第二锁存电路，被配置为感测被传送到所述第二感测节点的数据，并且存储被传送到所述第二感测节点的被感测的数据。2.根据权利要求1所述的页缓冲器电路，其中：所述第一锁存电路基于第一跳变电压来感测被传送到所述第一感测节点的数据，以及所述第二锁存电路基于第二跳变电压来感测被传送到所述第二感测节点的数据。3.根据权利要求2所述的页缓冲器电路，其中所述第二跳变电压高于所述第一跳变电压。4.根据权利要求1所述的页缓冲器电路，其中所述第一锁存电路包括：锁存驱动电路，被配置为存储被传送到所述第一感测节点的数据；以及电流控制电路，被配置为基于被传送到所述第一感测节点的数据来控制所述锁存驱动电路的驱动电流。5.根据权利要求4所述的页缓冲器电路，其中所述锁存驱动电路和所述第二锁存电路具有相同的结构。6.根据权利要求4所述的页缓冲器电路，其中所述电流控制电路基于在所述数据感测操作期间被激活的使能控制信号来控制所述驱动电流。7.根据权利要求6所述的页缓冲器电路，其中所述电流控制电路包括：第一晶体管，具有被耦接到所述第一感测节点的栅极端子和被耦接到所述锁存驱动电路的数据节点的一侧；以及第二晶体管，被配置为通过其栅极端子来接收所述使能控制信号，所述第二晶体管被耦接在所述第一晶体管的另一侧和电源电压端子之间。8.根据权利要求6所述的页缓冲器电路，其中所述电流控制电路包括：第一晶体管，被配置为通过其栅极端子来接收所述使能控制信号，所述第一晶体管具有被耦接到所述第一感测节点的一侧；以及第二晶体管，被耦接在所述锁存驱动电路的数据节点和电源电压端子之间，所述第二晶体管具有被耦接到所述第一晶体管的另一侧的栅极端子。9.根据权利要求6所述的页缓冲器电路，其中所述电流控制电路包括：第一晶体管，具有被配置为接收在复位操作期间被激活的所述使能控制信号的栅极端子，并且具有被耦接到所述锁存驱动电路的数据节点的一侧；以及第二晶体管，被耦接在所述第一晶体管和电源电压端子之间，并且具有被耦接到所述第一感测节点的栅极端子。10.根据权利要求6所述的页缓冲器电路，其中所...

【专利技术属性】
技术研发人员：蔡洙悦，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：