高电子迁移率晶体管外延结构及制备方法、HEMT器件技术

本发明专利技术提供高电子迁移率晶体管外延结构及制备方法、HEMT器件，该外延结构包括Si衬底以及依次层叠在Si衬底上的CN预铺层、AlN缓冲层、复合层，在生长CN预铺层的过程中，通入C3H8和NH3，具体的，通过在Si衬底上沉积AlN缓冲层之前，对Si衬底进行预处理，即同时通入C3H8和NH3，以在Si衬底上生长一层CN预铺层，降低界面的背景载流子浓度，提高AlN缓冲层表面平整度，从而提高外延层晶体质量。从而提高外延层晶体质量。从而提高外延层晶体质量。

【技术实现步骤摘要】
高电子迁移率晶体管外延结构及制备方法、HEMT器件


[0001]本专利技术涉及半导体
，特别涉及高电子迁移率晶体管外延结构及制备方法、HEMT器件。

技术介绍

[0002]作为第三代半导体材料，GaN基材料具有禁带宽度大、电子饱和漂移速度高、化学稳定好、抗辐射耐高温、易形成异质结等优势，成为制造高温、高频、大功率、抗辐射的高电子迁移率晶体管（HEMT）结构的首选材料。GaN基异质结构具有很高的载流子浓度和电子迁移率，其导通电阻小，并且禁带宽度的优势使得其能够承受很高的工作电压。因此，GaN基HEMT适用于高温高频大功率器件、低损耗率开关器件等应用领域。
[0003]对GaN基HEMT功率器件而言，关态下漏电和开态下功率输出是衡量电子器件性能的重要指标。在微波功率器件应用领域中，当器件在高频下工作时，器件漏电会引起能量损失，恶化器件工作性能。关态下低漏电不仅可以降低器件关态损耗，而且能提高器件的工作电压。相比于传统Si材料，GaN材料具有更宽的禁带宽度，理论上具有更大的临界击穿场强。然而，MOCVD外延生长的非故意掺杂GaN薄膜通常是N型，体电子浓度量级处于10
17
cm
‑3，制备的GaN基HEMT材料结构因存在低阻导电层，而无法体现出第三代半导体材料的高耐压优势。HEMT器件漏电路径主要是先垂直通过HEMT中的缓冲层，然后水平通过硅体材料（AlN/Si界面），因此，限制器件击穿电压提升的主要瓶颈是外延缓冲层和硅材料及其与外延层界面。
[0004]通常为了提高HEMT外延层晶体质量，可以从硅衬底和外延缓冲层两方面设计。在硅衬底设计方面，可以通过掺杂形成p型硅来阻断界面处漏电通道，降低背景载流子的扩散；在外延缓冲层设计方面，可以采用增加缓冲层厚度、引入Fe或C等杂质掺杂补偿背景载流子浓度等方法，来提高HEMT外延层的高阻特性。而对硅衬底与外延缓冲层界面处理的研究比较少，背景浅施主杂质（Si、O）从硅衬底通过界面向外延缓冲层扩散，形成漏电通道，导致器件可能被击穿。
[0005]近年来，关于衬底与缓冲层界面处理方法主要有预铺NH3和预铺Al两种方式。由于Si衬底在高温下容易有Si原子裸露，Si原子具有抗表面活性剂效应，表面与NH3容易形成无定型非晶SiN，使界面不清晰，表面粗糙度大；与Al易形成单原子层Si
‑
Al，引入排斥性的电偶极矩，阻碍后续AlN缓冲层在表面的继续生长，导致表面形貌恶化，由于Si原子与线位错之间的相互作用，Si掺杂还会导致AlN材料中的位错在位错攀升过程中发生倾斜，从而引入张应力并导致AlN出现翘曲、开裂等问题。

技术实现思路

[0006]基于此，本专利技术的目的是提供高电子迁移率晶体管外延结构及制备方法、HEMT器件，目的在于降低硅衬底与外延缓冲层界面的背景载流子浓度，提高缓冲层界面的表面平整度，提升缓冲层晶体质量。
[0007]根据本专利技术实施例当中的一种高电子迁移率晶体管外延结构，包括Si衬底以及依
次层叠在所述Si衬底上的CN预铺层、AlN缓冲层、复合层，其中，所述复合层包括依次层叠在所述AlN缓冲层上的AlGaN缓冲层，GaN高阻缓冲层，GaN沟道层，AlN插入层，AlGaN势垒层及GaN盖帽层，所述CN预铺层的厚度为5nm~50nm。根据本专利技术实施例当中的一种高电子迁移率晶体管外延结构的制备方法，用于制备上述的高电子迁移率晶体管外延结构，所述制备方法包括：提供一Si衬底；在所述Si衬底上依次沉积CN预铺层、AlN缓冲层、复合层；其中，在生长所述CN预铺层的过程中，通入C3H8和NH3。
[0008]进一步的，所述在所述Si衬底上依次沉积CN预铺层、AlN缓冲层、复合层的步骤包括：将所述Si衬底放入MOCVD腔体内，并进行清洗处理；向放置有清洗处理后的Si衬底的MOCVD腔体内同时通入C3H8和NH3，并在预设条件下，生长所述CN预铺层；在所述CN预铺层上依次沉积所述AlN缓冲层、所述复合层，其中，所述复合层包括依次层叠在所述AlN缓冲层上的AlGaN缓冲层，GaN高阻缓冲层，GaN沟道层，AlN插入层，AlGaN势垒层及GaN盖帽层。
[0009]进一步的，所述将所述Si衬底放入MOCVD腔体内，并进行清洗处理的步骤中，将所述Si衬底放入MOCVD腔体内后，控制MOCVD腔体内的温度为1000℃~1200℃，MOCVD腔体内的压力为50mbar~150mbar，并在H2气氛下处理5min~10min。
[0010]进一步的，所述向放置有清洗处理后的Si衬底的MOCVD腔体内同时通入C3H8和NH3，并在预设条件下，生长所述CN预铺层的步骤中，控制的C3H8的流量为100 sccm ~500 sccm，NH3的流量为1000 sccm ~3000 sccm。
[0011]进一步的，所述向放置有清洗处理后的Si衬底的MOCVD腔体内同时通入C3H8和NH3，并在预设条件下，生长所述CN预铺层的步骤中，控制MOCVD腔体内的温度为850℃~1000℃，MOCVD腔体内的压力为50mbar~100mbar。
[0012]进一步的，所述向放置有清洗处理后的Si衬底的MOCVD腔体内同时通入C3H8和NH3，并在预设条件下，生长所述CN预铺层的步骤中，控制所述CN预铺层的生长时间为10min~30min，其中，使用的载气为H2。
[0013]根据本专利技术实施例当中的一种HEMT器件，包括上述的高电子迁移率晶体管外延结构。
[0014]本专利技术的有益效果为：本专利技术提出的一种高电子迁移率晶体管外延结构，该外延结构包括Si衬底以及依次层叠在Si衬底上的CN预铺层、AlN缓冲层、复合层，在生长CN预铺层的过程中，通入C3H8和NH3，具体的，通过在Si衬底上沉积AlN缓冲层之前，对Si衬底进行预处理，即同时通入C3H8和NH3，以在Si衬底上生长一层CN预铺层，降低界面的背景载流子浓度，提高AlN缓冲层表面平整度，从而提高外延层晶体质量。
附图说明
[0015]图1为本专利技术实施例提供的一种高电子迁移率晶体管外延结构的结构示意图；
图2为本专利技术实施例提供的一种高电子迁移率晶体管外延结构的制备方法的流程图；图3为对比例1中采用在衬底与缓冲层之间预铺Al的处理方法，得到的表面粗糙度图；图4为对比例2中采用在衬底与缓冲层之间预铺NH3的处理方法，得到的表面粗糙度图；图5为本专利技术实施例11采用在衬底与缓冲层之间预铺CN的处理方法，得到的表面粗糙度图。
具体实施方式
[0016]为了便于理解本专利技术，下面将参照相关附图对本专利技术进行更全面的描述。附图中给出了本专利技术的若干实施例。但是，本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术的公开内容更加透彻全面。
[0017]需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高电子迁移率晶体管外延结构，其特征在于，包括Si衬底以及依次层叠在所述Si衬底上的CN预铺层、AlN缓冲层、复合层，其中，所述复合层包括依次层叠在所述AlN缓冲层上的AlGaN缓冲层，GaN高阻缓冲层，GaN沟道层，AlN插入层，AlGaN势垒层及GaN盖帽层，所述CN预铺层的厚度为5nm~50nm。2.一种高电子迁移率晶体管外延结构的制备方法，其特征在于，用于制备权利要求1所述的高电子迁移率晶体管外延结构，所述制备方法包括：提供一Si衬底；在所述Si衬底上依次沉积CN预铺层、AlN缓冲层、复合层；其中，在生长所述CN预铺层的过程中，通入C3H8和NH3。3.根据权利要求2所述的高电子迁移率晶体管外延结构的制备方法，其特征在于，所述在所述Si衬底上依次沉积CN预铺层、AlN缓冲层、复合层的步骤包括：将所述Si衬底放入MOCVD腔体内，并进行清洗处理；向放置有清洗处理后的Si衬底的MOCVD腔体内同时通入C3H8和NH3，并在预设条件下，生长所述CN预铺层；在所述CN预铺层上依次沉积所述AlN缓冲层、所述复合层，其中，所述复合层包括依次层叠在所述AlN缓冲层上的AlGaN缓冲层，GaN高阻缓冲层，GaN沟道层，AlN插入层，AlGaN势垒层及GaN盖帽层。4.根据权利要求3所述的高电子迁移率晶体管外延结构的制备方法，其特征在于，所述将所述Si衬底放入MOCVD腔...

【专利技术属性】
技术研发人员：刘春杨，吕蒙普，胡加辉，金从龙，顾伟，
申请(专利权)人：江西兆驰半导体有限公司，
类型：发明
国别省市：