相变式存储装置和其操作方法制造方法及图纸

一种相变式存储装置和其操作方法，其中的操作存储单元的方法，包括一可程序化至多个阻值状态的相变存储元件，方法包括：施加一第一脉冲通过相变存储元件以将该阻值状态由一第一阻值状态改为一第二阻值状态，第一脉冲具有一前缘与一后缘，其中在第一脉冲的该前缘与第一脉冲的后缘之上的半峰全宽点被定义为一第一脉冲宽度；以及施加一第二脉冲通过相变存储元件以决定该阻值状态，第二脉冲具有一前缘与一后缘，其中在第二脉冲的该前缘与第二脉冲的后缘之上的半峰全宽点被定义为一第二脉冲宽度，第二脉冲的前缘的该半峰全宽点与第一脉冲的后缘的半峰全宽点之间相隔一时段，其中第一脉冲宽度与时段的一总和小于或等于７０纳秒，且第一脉冲宽度小于时段。

【技术实现步骤摘要】

本专利技术是关于一种以相变存储材料为基础的存储装置及其操作方法，其中相变式(Phase change based)存储材料包括硫属化物式 (chalcogenide based)材料禾口其它材料。
技术介绍
相变式(phase change based)存储材料的相位，例如硫属化物式(chalcogenide based)材料和类似的材料，可以利用适合集成电路实施的不同大小电流，导致非晶态(amorphous)和结晶态(crystal 1 ine)之间的相位改变。 一般非晶态相较于一般结晶态有着高电阻的特性，而在结晶态可轻易地被感测以指出资料。相变材料的特性引起人们对它的兴趣，并被用 来制造以随机存取的方式被读取或被写入的非挥发性(nonvolatile)存储电路。从非晶态转变为结晶态在此被称为设定(set)，通常是一低电流操作，其中电流加热相变式存储材料使其温度超过转态温度，使主动区由非晶态 转态为结晶态。从结晶态转变为非晶态在此被称为重设(reset),通常是 一较高电流操作，包括在一瞬间大电流密度的脉冲用来熔融或破坏结晶构 造之后，相变材料迅速冷却，淬冷相变工艺且使至少部分主动区能在非晶 态呈现稳定状态。传统上，相变存储装置的两个效能瓶颈是设定操作的速度过慢和恢复 时间过长。传统相变存储装置的设定操作通常比读取和重设操作需要更多时间。 请参照U. S. Patent No. 6, 545， 907，相对低速的设定操作限制了装置的整 体运作速度，并局限相变式存储电路做为高速存储器的使用。6此外，在一脉冲宽度为100ns的重设脉冲之后，需要用来稳定临界电 压和相变材料阻值的恢复(或松弛)时间为30纳秒(ris)以上。请参照 "Recovery and Drift Dynamics of Resistance and Threshold Voltages in Phase-Change Memories" ， by lelmini et al. ， IEEE Transactions on Electron Devices, Vol. 54 No. 2， 2 February 2007， pp. 308-315。重设脉 冲过长和恢复时间过长让相变存储装置，无法用于在程序化或擦除周期之 后需要高速读取操作的应用。因此，为了达到在集成电路中各种功能的存储器效能需求，应用相变 式存储电路的集成电路通常亦包括其它种类的存储电路。各种存储电路被 嵌入于集成电路中的各个区域，而且为了提供集成电路需要的高速存取存 储器，通常存储电路包括SRAM或DRAM存储电路。然而，整合多种应用于 集成电路中的各类存储电路并不容易，并导致设计变得复杂。人们因而期待有一种相变存储装置及方法，其可克服上述效能限制， 并延伸他们的用途至极高速操作的应用。
技术实现思路
相变存储器中，储存资料是利用电流加热相变材料导致主动区在非晶 态和结晶态之间转态。然而，紧接着电流中止之后，相变材料有一瞬时阻值行为，且相变材 料在稳定至一对应于储存资料的阻值之前，需要一段恢复时间。可由瞬时 阻值行为观察到从非晶态至结晶态的转变，同样的可由瞬时阻值行为观察 到从结晶态至非晶态的转变。传统上，恢复时间被认为是一常数。因此，相变材料的恢复时间限制了在设定或重设操作之后相变存储器 的读取速度。在此描述的操作方法是以下列令人惊讶的发现为基础，当程序化脉冲 宽度小于或等于25纳秒(ns)左右，相变材料的恢复时间降低为程序化脉 冲宽度的一函数。因此，施加小于或等于25ns左右的程序化脉冲宽度， 可显著降低恢复时间，相较于以往观察到的。以此方式，程序化脉冲宽度和程序化脉冲和读取脉冲之间的时段的总 和小于或等于70ns，展示了在程序化操作后的高速读取。在一些实施例中，其总和小于或等于50ns，在某些实施例中，甚至小于或等于15ns。因此， 相变存储元件可用于高速操作，此高速操作例如是DRAM和SRAM的典型需 求。本专利技术提出一种操作存储单元的方法，其中存储单元包括一可程序化 至多个阻值状态的相变存储元件。此方法包括施加一第一脉冲通过相变存 储元件以将阻值状态由一第一阻值状态改为一第二阻值状态，第一脉冲具 有一前缘与一后缘，其中在第一脉冲的前缘与第一脉冲的后缘之上的半峰 全宽点被定义为一第一脉冲宽度。此方法还包括施加一第二脉冲通过相变 存储元件以决定阻值状态，第二脉冲具有一前缘与一后缘，其中在第二脉 冲的前缘与第二脉冲的后缘之上的半峰全宽点被定义为一第二脉冲宽度， 第二脉冲的前缘的半峰全宽点与第一脉冲的后缘的半峰全宽点之间相隔 一时段，其中第一脉冲宽度与时段的一总和小于或等于70ns，且第一脉冲 宽度小于时段。本专利技术提出一种集成电路装置包括一存储单元，包括一相变存储元 件，其中相变存储元件可程序化至多个阻值状态。本专利技术提出一种集成电 路装置还包括一处理器以及多个可由处理器执行的存储储存指令，包括如 上述用以施加脉冲的指令。第一脉冲可为一用来程序化存储元件由低阻值状态至高阻值状态的 重设脉冲，或第一脉冲可为一用来程序化存储元件由高阻值状态至低阻值 状态的设定脉冲。此外，己教示在此说明的操作具有相反电压极性的设定和重设脉冲以 导致一高速转态至低阻值状态。因此，在此的操作克服存储单元构造所造 成的设定速度行为过慢，例如受到显著热电效应影响的小型的桥型存储单 元，其中热电效应导致相变材料中主体的非对称加热。因此，在此说明的可克服关于一般相变 存储装置的设定操作过慢和恢复时间过长的效能限制，让相变存储装置可 高速操作，并延伸他们的用途至通常由DRAM和SRAM存储器来实现的应用。附图说明为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下，其中-图1绘示为多个存储单元的阻值分布图，其中每个存储单元包括一可 程序化至高阻抗状态和低阻抗状态的相变存储元件。图2A-图2D绘示为具有代表性先前技术存储单元构造图，其可用于在此描述的高速操作。图3绘示为桥型存储单元的横截面图，其中桥型存储单元具有沿着通 过存储元件的电流路径的非对称加热。图4和图5绘示分别为一实施例的存储单元在重设操作之后高速读取 和在设定操作之后高速读取的时序图。图6绘示为具有一加热区的桥型存储单元的横截面图，其中桥型存储 单元的加热区相较于图3的较靠近装置的中间。图7绘示为桥型存储单元的TEM横截面影像图。图8A-图8B绘示为量测两个桥型存储单元所得到的阻值，其中阻值为具有多种脉冲高度的设定脉冲的脉冲宽度的函数。图9A和图9B分别绘示为重设操作和设定操作之后的高速读取的量测电压的时序图。图10绘示为量测存储单元所得到的阻值，其中阻值为利用图9A的重 设脉冲和图9B的设定脉冲的脉冲宽度的函数。图11绘示为量测桥型存储单元所得到的周期耐久测试图。图12绘示为在重设操作之后所量测到的阻值，其中阻值是T。ff的函数。图13A绘示为可用来决定可接受最小的T。ff的操作顺序的流程图。图13B绘示为图13A中操作顺序的简化时序图。 ，图13C-图13F绘示为施加操作顺序至一桥型存储单元所量测到的电压。图13G绘示为时段T。ff与临界电压的对应图。图14绘示为在重设脉冲和设定脉冲之后所量测到的阻值，其本文档来自技高网...

【技术保护点】
一种操作存储单元的方法，其中存储单元包括一可程序化至多个阻值状态的相变存储元件，该操作存储单元的方法包括：　施加一第一脉冲通过该相变存储元件以将该阻值状态由一第一阻值状态改为一第二阻值状态，该第一脉冲具有一前缘与一后缘，其中在该第一脉 冲的该前缘与该第一脉冲的该后缘之上的半峰全宽点被定义为一第一脉冲宽度；以及　施加一第二脉冲通过该相变存储元件以决定该阻值状态，该第二脉冲具有一前缘与一后缘，其中在该第二脉冲的该前缘与该第二脉冲的该后缘之上的半峰全宽点被定义为一第二脉冲 宽度，该第二脉冲的该前缘的该半峰全宽点与该第一脉冲的该后缘的该半峰全宽点之间相隔一时段，其中该第一脉冲宽度与该时段的一总和小于或等于７０纳秒，且该第一脉冲宽度小于该时段。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林昱佑，陈逸舟，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]