三通道平面栅SiCMOSFET器件及其制作方法技术

本发明专利技术属于功率半导体器件技术领域，涉及一种三通道平面栅SiC MOSFET器件及其制作方法。元胞结构采用源极沟槽，肖特基势垒二极管集成在源极沟槽侧壁处。源极沟槽底部排列有同一侧的第一P+源层和第二P+源层5，与P型体区形成额外的JFET区，从而降低器件的饱和电流，在栅极下方第二P+源层处额外增加一处载子流通道，以保证器件的正向导通性能不受太大影响。该结构的表面具有第一电流扩展层，以减轻JFET效应。第一P+源层上方可采用浓度更高的第二电流扩展层，以减小额外JFET区对器件其他性能参数的影响。源极沟槽侧壁集成SBD，优化二极管导通特性、反向恢复特性，且源极沟槽下方同一侧第一P+源层、第二P+源层与P型体区一起，对SBD起到保护作用。起到保护作用。起到保护作用。

【技术实现步骤摘要】
三通道平面栅SiC MOSFET器件及其制作方法


[0001]本专利技术属于功率半导体器件
，涉及一种三通道平面栅SiC MOSFET器件及其制作方法。
技术背景
[0002]功率半导体器件作为电力电子系统中的核心元件，自上世纪70年代专利技术以来，一直作为生产和生活中不可或缺的重要电子元件。金属氧化物半导体场效应晶体管（MOSFET）结构是在20世纪70年代中期发展起来的，与双极型晶体管BJT相比性能有了很大的提升，双极型晶体管结构的主要问题是高压应用时电流增益低，并且由于漂移区的少子注入电荷存储时间较长，导致功率双极型晶体管不能在高频下工作。在感性负载应用时，硬开关过程会导致破坏性失效。在器件应用这一方面，用电压控制器件代替电流控制可以规避这一问题，MOSFET栅结构输入阻抗高，驱动简单，高频领域开关性能优越，可以承受高压大电流，因而发展为现代电力电子电路中的核心电子元器件之一，被广泛应用于交通、通信、家用电器及航空航天各个领域，MOSFET的运用也极大地改善了电力电子系统的性能。
[0003]在过去的几十年里，硅基功率器件的性能得到了显著的提升，然而，这些器件正在接近由硅的基本材料特性所限定的性能极限，进一步性能的提升只有通过迁移到更强大的半导体材料，碳化硅（SiC）是一种有着优异物理特性和电气性能的宽禁带半导体材料，适合作为高电压、低损耗功率器件的衬底材料。将SiC材料应用于功率MOSFET器件中必定会进一步提升各项性能，让器件在实际应用中发挥更大的作用。
[0004]近些年来，SiC MOSFET器件已经成功商用，并表现出优良的性能，在一些应用场合中，SiC MOSFET器件的性能已经可以与Si基IGBT相比拟，但在短路工况下，SiC MOSFET器件由于其更高的电压等级和功率密度，需要承受更高的电压和电流，因此，短路时单位面积上产生的热量更多，导致所处环境更加恶劣，短路耐受时间较短，短路能力较差。当SiC MOSFET器件应用于感性负载电路中，通常需要在电路中并联一个续流二极管，当感性负载的电流突然增大或减小时，负载两端会产生突变电压，这将有可能破坏器件或其他元件，当配合续流二极管使用时，负载电流可以平缓的变化，从而避免电压的突变，对器件起到一定的保护作用，但由于SiC MOSFET器件的寄生体二极管存在严重的双极退化现象、开启时压降较大以及在关断时存在严重的反向恢复现象，这将不可避免地增大器件的开关损耗，所以SiC MOSFET器件的寄生体二极管不适合作为续流二极管使用，所以通常会在电路中并联一个续流二极管，虽然该续流二极管避免了SiC MOSFET器件的寄生体二极管问题，但也会额外的增加设计成本，并且外部并联的续流二极管与SiC MOSFET器件之间存在金属互连问题，这会导致器件的可靠性降低，电容和开关损耗也会增大。正因为存在上述问题，所以尝试在SiC MOSFET器件的芯片内部集成一个二极管来实现这一功能，既避免了寄生体二极管问题，又不用在器件外部单独并联一个续流二极管，由于肖特基势垒二极管（SBD）的开启压降较低，且反向恢复过程非常短，所以通常选择集成SBD来实现续流二极管的作用，但SBD存在一个较为严重的问题，就是在高反向偏压下由于肖特基势垒下降所导致的相对较大的反
向漏电流，这将导致一个难以忽略的关态损耗，所以需要集成一种新型的二极管来解决这一问题。

技术实现思路

[0005]本专利技术的目的是提供一种三通道平面栅SiC MOSFET（TCSD
‑
MOSFET）器件及其制造工艺。在几乎不影响其他参数的情况下，能优化器件的二极管性能，提升器件的开关速度，同时还能增强器件的短路能力，提高器件的长期运行可靠性。本专利技术所提出的SiC MOSFET在源极处采用了沟槽结构，集成肖特基势垒二极管（SBD）集成在源极沟槽的侧壁处。源极沟槽底部同一侧设有第一P+源层、第二P+源层，与其上方的P型体区形成了额外的JFET区，从而降低器件的饱和电流，但该结构也会使器件的导通特性大幅下降，因此在栅极下方第二P+源层处增加了一处载子流通道，以保证器件的正向导通性能不受太大影响。该结构的表面具有第二电流扩展层（CSL2）或是整合式第一电流扩展层（CSL）的延伸部位，以减轻JFET效应。为减小额外JFET区对器件其他性能参数的影响，变化示例下，第一P+源层上方能采用浓度更高的第二电流扩展层。栅极下方相同深度的第二P+源层与金属源极相连，将部分C
gd
转化为C
gs
，在一定程度上减小了C
gd
，从而改善了器件的动态开关特性。为进一步对电容和开关性能进行优化，SiC MOSFET（TCSD
‑
MOSFET）器件采用改良的SG结构，平面栅极结构与背面金属漏极、平面栅极结构与金属源极需要占用的平面重叠面积大幅减少，从而进一步改善了C
gd
和Q
gd
，提升了器件的动态开启和关断特性。源极沟槽侧壁集成了SBD，优化了器件的二极管导通特性、反向恢复特性，且沟槽下方的第一P+源层、第二P+源层与P型体区一起，对SBD起到了良好的保护作用。
[0006]本专利技术的技术方案如下：一种三通道平面栅SiC MOSFET器件，包括单晶且具有源极沟槽的元胞结构、在该元胞结构上方的平面栅极结构与金属源极、在该元胞结构下方的背面金属漏极，定义有纵向横切该源极沟槽的xy面，x向为该源极沟槽的宽度方向，y向为该源极沟槽的深度方向，z向为该源极沟槽的长度方向，该元胞结构包括：沿着该源极沟槽的侧壁剖切（yz面剖切）从下至上依次层叠设置的N型衬底层、N
‑
漂移区、第一电流扩展层、位于该源极沟槽的底部横向延展的第一P+源层、位于该源极沟槽侧壁的第二电流扩展层、P型体区以及N+源区，其中所述N+源区在x向依次侧接有P型基区以及第二电流扩展层的一部分，在第二电流扩展层下方具有由所述源极沟槽底部x向横向延展且与所述第一P+源层在相同深度的第二P+源层；所述第一P+源层与第二P+源层之间形成有y向第一载子流通道，第二P+源层远离所述第一P+源层的一侧还形成有y向第二载子流通道；在所述源极沟槽内填充有金属源极，所述金属源极与所述第二电流扩展层形成肖特基接触，以形成x向第三载子流通道。示例中，第一与第二载子流通道具体为源极到漏极的电子流通道，第三载子流通道具体为漏极到源极的电子流通道。
[0007]一种三通道平面栅SiC MOSFET器件，包括以下制作步骤：步骤S1、选取一定厚度的N型重掺杂单晶碳化硅片作为器件的N型衬底层；并在一定厚度的N型衬底层上通过外延工艺形成N
‑
漂移区；步骤S2、在N
‑
漂移区上通过外延工艺形成第一电流扩展层；并以图案化P型杂质注入的方式，形成第一P+源层与第二P+源层在所述第一电流扩展层中；
步骤S3、在第一电流扩展层上通过外延工艺形成第二电流扩展层；步骤S3中所述第二电流扩展层的浓度可相同于或者大于所述第一电流扩展层的浓度；步骤S4、以图案化P型杂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1. 一种三通道平面栅SiC MOSFET器件，其特征在于，其元胞结构包括：沿着源极沟槽侧壁剖切从下至上依次层叠设置的N型衬底层(1)、N
‑
漂移区(2)、第一电流扩展层(3)、位于源极沟槽底部横向延展的第一P+源层(4)、位于该源极沟槽侧壁的第二电流扩展层(6)、P型体区(7)以及N+源区(8)，其中所述N+源区(8)在x向依次侧接有P型基区(9)以及第二电流扩展层(6)的一部分，在第二电流扩展层(6)下方具有与由所述源极沟槽底部横向延展的所述第一P+源层(4)在相同深度的第二P+源层(5)；所述第一P+源层(4)与第二P+源层(5)之间形成有y向第一载子流通道，第二P+源层(5)远离所述第一P+源层(4)的一侧形成有y向第二载子流通道；在所述源极沟槽内填充有金属源极(13)，所述金属源极(13)与所述第二电流扩展层(6)形成肖特基接触，以形成x向第三载子流通道。2.根据权利要求1所述的三通道平面栅SiC MOSFET器件，其特征在于，位于所述元胞结构上的平面栅结构包括栅氧化层(10)、位于所述栅氧化层(10)上的分离栅电极(11)以及包覆所述分离栅电极(11)的介质层(12)，所述介质层(12)将所述金属源极(13)与所述分离栅电极(11)隔开，所述介质层(12)还覆盖所述N+源区(8)和所述第二电流扩展层(6)的部分上表面，所述栅氧化层(10)覆盖在所述P型基区(9)的上表面、所述N+源区(8)的部分上表面及所述第二电流扩展层(6)的部分上表面；所述金属源极(13)接触所述第二电流扩展层(6)、所述P型体区(7)、所述N+源区(8)的侧面。3.根据权利要求2所述的三通道平面栅SiC MOSFET器件，其特征在于，所述金属源极(13)通过所述源极沟槽的边角接触所述N+源区(8)的部分上表面。4.根据权利要求2所述的三通道平面栅SiC MOSFET器件，其特征在于，所述栅氧化层(10)与所述分离栅电极(11)为叠置的相同图案，所述介质层(12)完全覆盖所述第二电流扩展层(6)的其余上表面与所述栅氧化层(10)的侧缘。5.根据权利要求1所述的三通道平面栅SiC MOSFET器件，其特征在于，所述第一P+源层(4)与所述第二P+源层(5)具有一体相接形成在所述第一电流扩展层(3)上表面的图案。6.根据权利要求1所述的三通道平面栅SiC MOSFET器件，其特征在于，所述金属源极(13)选取的功函数的金属能与所述元胞结构的外延材料相匹配。7.根据权利要求1所述的三通道平面栅SiC MOSFET器件，其特征在于，所述第二电流扩展层(6)的杂质浓度高于所述第一电流扩展层(3)的杂质浓度。8.根据权利要求1
‑
7中任一项所述的三通道平面栅SiC MOSFET器件，其特征在于，该元胞结构在所述N
‑
漂移区(2)中引入超结P柱(15)，位于所述源极沟槽的下方；或者，第一电流扩展层(3)与第二电流扩展层(6)的浓度相同而构成一体电流扩展结构；或者，该元胞结构在N
‑
漂移区(2)中引入超结P柱(15)，位于所述源极沟槽的下方，且该元胞结构的第一电流扩展层(3)与第二电流扩展层(6)的浓度相同。9.一种根据权利要求1
‑
8中任一项所述的三通道平面栅SiC MOSFET器件的制作方法，其特征在于，包括以下步骤：S1、选取N型重掺杂单晶碳化硅片，以作为器件的N型衬底层(1)；并在所述N型衬底层(1)上通过外延工艺形成N
‑
漂移区(2)；S2、在N
‑
漂移区(2)上通过外延工艺形成第一电流扩展层(3)；并以图案化P型杂质注入的方式，形成第一P+源层(4)与第二P+源层(5)在所述第一电流扩展层(3)中；S3、在所述第一电流扩展层(3)上通过外延工艺形成第二电流扩展层(6)；
S4、以图案化P型杂质注入与自对准工艺的方式，...

【专利技术属性】
技术研发人员：张昊晖，张琨，吴庆霖，江子标，李新，
申请(专利权)人：江苏铨力微电子有限公司，
类型：发明
国别省市：