一种静电掺杂隧穿场效应晶体管制造技术

本发明专利技术提出了一种静电场掺杂隧穿场效应晶体管，通过在源区和漏区上的氧化层上淀积不同的金属材料形成偏置电极，并施加一定的偏置电压，利用电极偏置原理，在源区和漏区感生大量电子或空穴，形成N型或P型掺杂，利用双栅结构控制器件沟道的开启和关断。开启状态时在器件源区和沟道区之间形成一个极窄的N

【技术实现步骤摘要】
一种静电掺杂隧穿场效应晶体管


[0001]本专利技术属于纳电子学
，涉及一种静电场掺杂隧穿场效应晶体管。

技术介绍

[0002]随着MOSFET的尺寸继续减小，能耗问题也成为了制约MOSFET尺寸缩小的一个重要因素。根据半导体物理知识，MOSFET的亚阈值斜率(Subthreshold Swing，SS)的最小值为60mV/dec。降低集成电路功耗的最有效的解决方法之一就是降低电源电压。然而亚阈值斜率有最小值决定了当电源电压下降时，开启电流与关断电流之差也要相应降低。当晶体管处于导通状态时，电流值不宜过小，因此开启电流尽量不能降低，这也就意味着随着电源电压下降，器件的关断电流要相应升高，这会大大增加电路的静态功耗。为了解决这一问题，隧穿场效应晶体管(Tunnel Field Effect Transistor，TFET)被广泛应用。
[0003]TFET打破了传统MOSFET亚阈值斜率的约束，当电源电压降低时，关断电流仍然能够保持在一个较低的水平。但是它也存在一些缺点，最重要的缺点便是由于载流子依靠隧穿效应在能带之间进行隧穿，因此本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电场掺杂隧穿场效应晶体管，其特征在于，包括横向依次设置的P型重掺杂源区(7)、N型重掺杂pocket区(2)、P型轻掺杂沟道区(1)和N型重掺杂漏区(8)；所述P型重掺杂源区(7)的上方和下方分别为顶部第一极性栅极氧化层(3c)和底部第一极性栅极氧化层(3d)，所述顶部第一极性栅极氧化层(3c)的上方为顶部第一极性栅电极(5a)，所述底部第一极性栅极氧化层(3d)的下方为底部第一极性栅电极(5b)，P型重掺杂源区(7)的侧面设置源电极接触区(9a)；所述P型轻掺杂沟道区(1)的上方和下方分别为顶部控制栅极氧化层(3a)和底部控制栅极氧化层(3b)，所述顶部控制栅极氧化层(3a)的上方为顶部控制栅电极(4a)，所述底部控制栅极氧化层(3b)的下方为底部控制栅电极(4b)；所述N型重掺杂漏区(8)的上方和下方分别为顶部第二极性栅极氧化层(3e)和底部第二极性栅极氧化层(3f)，所述顶部第二极性栅极氧化层(3e)的上方为顶部第二极性栅电极(6a)，所述底部第二极性栅极氧化层(3f)的下方为底部第二极性栅电极(6b)，N型重掺杂漏区(8)的侧面设置漏电极接触区(9b)。2.如权利要求1所述的一种静电场掺杂隧穿场效应晶体管，其特征在于，所述顶部第一极性栅极氧化层(3c)和底部第一极性栅极氧化层(3d)的厚度相同，并且采用相同的材料制成。3.如权利要求1所述的一种静电场掺杂隧穿场效应晶体管，其特征在于，所述顶部第二极性栅极氧化层(3e)和底部第二极性栅极氧化层(3f)的厚度相同，并且采用相同的材料制成。4.如权利要求1所述的一种静电场掺杂隧穿场效应晶体管，其特征在于，所述顶部第一极性栅电极(5a)和底部第一极性栅电极(5b)具有相同的功函数，所述顶部第二极性栅电极(6a)和底部第二极...

【专利技术属性】
技术研发人员：单婵，刘赢，刘舒娴，苏乐辉，
申请(专利权)人：集美大学，
类型：发明
国别省市：