一种薄膜电感及其制作方法技术

本发明专利技术涉及电感器件领域，公开了一种薄膜电感及其制作方法。所述制作方法包括：提供第一铜箔、第二铜箔、第三铜箔、第一磁膜和第二磁膜，第一磁膜上设有开窗；应用第一铜箔制成线圈及凸设于线圈端部位置的导电连接部；将第二铜箔、第一磁膜、线圈、第二磁膜和第三铜箔依序层叠压合，线圈上凸设的导电连接部嵌入第一磁膜的开窗区域；将第二铜箔制成与导电连接部连接的电极，形成薄膜电感。本发明专利技术实施例能够在实现高精细线圈图形的制作基础上，大大降低了工艺复杂度、制作难度以及制作成本；线圈图形的具体形状及尺寸等可以根据不同需求来灵活调节，能够实现各种磁性能设计需求，工艺流程简单，适合批量规模化生产。适合批量规模化生产。适合批量规模化生产。

【技术实现步骤摘要】
一种薄膜电感及其制作方法


[0001]本专利技术涉及电感器件领域，尤其涉及一种薄膜电感及其制作方法。

技术介绍

[0002]随着可穿戴电子和便携式电子设备不断向轻薄化和多功能化方向发展，作为电子器件的电源组件也不断向小型化方向发展，因此对电源组件的关键功能部件电感也提出了极致轻薄的要求，薄膜电感应运而生。
[0003]薄膜电感是一种采用真空薄膜工艺制作的电感器，可靠性高，易于集成化，片式化，非常适合于自动化表面装贴技术(SMT)，并且由于其具有尺寸小及高频特性好等优点，已成为国内外研究的热点。
[0004]目前，薄膜电感的厚度设计需求已达到0.3mm以下，外形尺寸需求已达到2*5mm以下(常规的分立式电感，磁芯类电感无法满足要求)。针对此类厚度小于0.3mm的薄膜电感，目前采用的主流制作工艺为磁膜溅射工艺：在磁性薄膜上通过磁控溅射(原理是将磁性薄膜作为靶阴极，利用氩离子轰击靶材，产生阴极溅射，把靶材原子溅射到工件上形成沉积层)工艺制作导电线路，然后再在导电线路上压覆绝缘层和磁膜层，最终形成电感。
[0005]然而，上述磁膜溅射工艺，由于需要在真空环境下应用特殊的磁膜溅射设备完成导线线路的制作，因此存在制作成本高、制作流程复杂、线圈设计无法灵活调节，磁性能设计受到限制，批量制作经济效益差等缺陷。

技术实现思路

[0006]本专利技术的目的在于提供一种薄膜电感及其制作方法，以克服传统磁膜溅射工艺存在的工艺复杂、成本高及磁性能设计受限等缺陷。
[0007]为达此目的，本专利技术采用以下技术方案：
[0008]一种薄膜电感的制作方法，包括：
[0009]提供第一铜箔、第二铜箔、第三铜箔、第一磁膜和第二磁膜，所述第一磁膜上设有开窗；
[0010]应用所述第一铜箔制成线圈及凸设于线圈端部位置的导电连接部；
[0011]将所述第二铜箔、所述第一磁膜、所述线圈、所述第二磁膜和所述第三铜箔依序层叠压合，所述线圈上凸设的导电连接部嵌入所述第一磁膜的开窗区域；
[0012]将所述第二铜箔制成与所述导电连接部连接的电极，形成薄膜电感。
[0013]可选的，所述应用所述第一铜箔制成线圈及凸设于线圈端部位置的导电连接部的方法，包括：
[0014]在所述第一铜箔的一侧表层贴覆第一抗电镀蚀刻干膜；
[0015]通过曝光显影，去除位于第一铜箔的导电连接部制作区域表层的第一抗电镀蚀刻干膜；
[0016]对所述第一铜箔的导电连接部制作区域进行电镀，以获得凸设于第一铜箔表层的
导电连接部；
[0017]在所述第一抗电镀蚀刻干膜和所述导电连接部的外层贴覆第二抗电镀蚀刻干膜；
[0018]通过曝光显影，去除位于所述第一铜箔的非线圈图形制作区域表层的第一抗电镀蚀刻干膜和第二抗电镀蚀刻干膜；
[0019]蚀刻去除所述第一铜箔的非线圈图形制作区域，之后褪除所述第一抗电镀蚀刻干膜和第二抗电镀蚀刻干膜，获得线圈及凸设于线圈端部位置的导电连接部。
[0020]可选的，所述将所述第二铜箔制成与所述导电连接部连接的电极的方法，包括：
[0021]在所述第二铜箔的电极制作区域表层涂覆第三抗电镀蚀刻干膜，所述电极制作区域覆盖所述导电连接部制作区域；
[0022]蚀刻去除所述第二铜箔的非电极制作区域，以使所述第二铜箔的电极制作区域形成为所述电极；
[0023]去除所述第三抗电镀蚀刻干膜，使得所述电极裸露于外。
[0024]可选的，所述制作方法还包括：在所述层叠压合之前，在所述导电连接部的表层粘接一层低温烧结铜浆。
[0025]可选的，所述低温烧结铜浆的厚度为10微米
‑
20微米。
[0026]可选的，所述第一磁膜的开窗区域比所述导电连接部单边大2mil
‑
4mil。
[0027]可选的，所述线圈的厚度范围为70微米
‑
150微米。
[0028]可选的，所述线圈为平面绕线线圈。
[0029]可选的，所述第一磁膜和所述第二磁膜，为由含量大于90％的软磁特性粉末颗粒混合不导电的粘结剂涂覆而成的磁性薄膜。
[0030]一种薄膜电感，所述薄膜电感按照以上任一项所述的薄膜电感的制作方法制成。
[0031]与现有技术相比，本专利技术的有益效果为：
[0032]本专利技术实施例首先利用PCB领域的图形制作工艺制作线圈，再将第二铜箔、第一磁膜、线圈、第二磁膜和第三铜箔依次层叠压合，然后在外层制作电极，即获得满足制作要求的薄膜电感。
[0033]与传统的磁膜溅射工艺相比，本专利技术实施例中的线圈采用PCB领域的图形转移工艺制成，而第一磁膜和第二磁膜压覆形成于线圈表层，制作过程中既不需要搭建真空的制作环境，也不需要应用磁控溅射设备等这类特定的高端设备，因此本专利技术实施例能够在实现高精细线圈的制作基础上，大大降低了工艺复杂度、制作难度以及制作成本；而且，线圈的具体形状及尺寸等可以根据不同需求来灵活调节，能够实现各种磁性能设计需求，工艺流程简单，适合批量规模化生产。
附图说明
[0034]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0035]图1为本专利技术实施例提供的薄膜电感的制作方法流程图；
[0036]图2为本专利技术实施例提供的薄膜电感的整体制作工序示意图；
[0037]图3为本专利技术实施例提供的线圈及导电连接部的制作工序示意图；
[0038]图4为本专利技术实施例提供的电极的制作工序示意图；
[0039]图5为本专利技术实施例提供的电极的薄膜电感的结构视图。
[0040]图示说明：
[0041]第一铜箔1、第二铜箔2、第三铜箔3、第一磁膜4、第二磁膜5、线圈6、导电连接部7、电极8、第一抗电镀蚀刻干膜9、第二抗电镀蚀刻干膜10、第三抗电镀蚀刻干膜11、低温烧结铜浆12。
具体实施方式
[0042]为使得本专利技术的专利技术目的、特征、优点能够更加的明显和易懂，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本专利技术一部分实施例，而非全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0043]实施例一
[0044]具体的，请参阅图1和图2，本专利技术实施例提供了一种薄膜电感的制作方法，包括步骤：
[0045]S1、提供第一铜箔1、第二铜箔2、第三铜箔3、第一磁膜4和第二磁膜5，第一磁膜4上设有开窗。
[0046]第一铜箔1，将用于制作薄膜电感的关键组成部分线圈6及凸设于线圈6端部位置的导电连接部7，第一铜本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜电感的制作方法，其特征在于，包括：提供第一铜箔(1)、第二铜箔(2)、第三铜箔(3)、第一磁膜(4)和第二磁膜(5)，所述第一磁膜(4)上设有开窗；采用图形转移技术，应用所述第一铜箔(1)制成线圈(6)及凸设于线圈(6)端部位置的导电连接部(7)；将所述第二铜箔(2)、所述第一磁膜(4)、所述线圈(6)、所述第二磁膜(5)和所述第三铜箔(3)依序层叠压合，所述线圈(6)上凸设的导电连接部(7)嵌入所述第一磁膜(4)的开窗区域；将所述第二铜箔(2)制成与所述导电连接部(7)连接的电极(8)，形成薄膜电感。2.根据权利要求1所述的薄膜电感的制作方法，其特征在于，所述应用所述第一铜箔(1)制成线圈(6)及凸设于线圈(6)端部位置的导电连接部(7)的方法，包括：在所述第一铜箔(1)的一侧表层贴覆第一抗电镀蚀刻干膜(9)；通过曝光显影，去除位于第一铜箔(1)的导电连接部制作区域表层的第一抗电镀蚀刻干膜(9)；对所述第一铜箔(1)的导电连接部制作区域进行电镀，以获得凸设于第一铜箔(1)表层的导电连接部(7)；在所述第一抗电镀蚀刻干膜(9)和所述导电连接部(7)的外层贴覆第二抗电镀蚀刻干膜(10)；通过曝光显影，去除位于所述第一铜箔(1)的非线圈图形制作区域表层的第一抗电镀蚀刻干膜(9)和第二抗电镀蚀刻干膜(10)；蚀刻去除所述第一铜箔(1)的非线圈图形制作区域，之后褪除所述第一抗电镀蚀刻干膜(9)和第二抗电镀蚀刻干膜(10)，获得线圈(6)及凸设于线圈(6)端部位置的导电连接部(7)。3.根据权利要求1所述的薄膜电感的制...

【专利技术属性】
技术研发人员：焦其正，张志远，孙改霞，刘道铭，
申请(专利权)人：生益电子股份有限公司，
类型：发明
国别省市：