一种功率管测试电路及测试方法技术

公开了一种功率管测试电路及测试方法，功率管测试电路，包括至少一级的测试单元，每一级测试单元包括：第一测试电路，第一测试电路包括第一测试位和第二测试位，第一测试位和第二测试位串联连接于第一测试电路的输入端和接地端之间；第二测试电路，第二测试电路包括第三测试位和第四测试位，第三测试位和四测试位串联连接于第二测试电路的输出端和接地端之间；每一级测试单元中的第一测试单元的输出端与该级测试单元中的第二测试电路的输入端连接，每一级测试单元中第二测试电路的输出端与下一级测试单元中的第一测试电路的输入端连接，第一级测试单元中的第一测试电路的输入端接入输入电压，最后一级测试单元中第二测试电路的输出端接入负载。电路的输出端接入负载。电路的输出端接入负载。

【技术实现步骤摘要】
一种功率管测试电路及测试方法


[0001]本专利技术涉及半导体
，特别涉及一种功率管测试电路及测试方法。

技术介绍

[0002]半导体功率器件的可靠性测试不仅需要静态的HTRB/HTGB测试，还需要动态测试，例如使半导体功率器件处于开关状态下流经大电流。例如，1200V的SiC功率器件的动态测试条件如下：960V输入电压，15A左右的峰值电流，25kHz开关频率。为了满足半导体功率器件的动态测试条件，因此需要设计一个开关电源电路，让待测功率器件工作在高频开关且带电流的状态。
[0003]半导体功率器件在进行可靠性测试时，一般要求一个批次的数量为80个左右，测试时长一般要1000hrs，因此，以目前一般的测试方式每2个待测器件都需要设置一个电源电路，假设以额定功率为30W的功率器件为例，则至少需要1200度庞大的电能消耗(30*40*1000＝1200度电)。

技术实现思路

[0004]鉴于上述问题，本专利技术的目的在于提供一种功率管测试电路及测试方法，实现功率管的动态测试。
[0005]根据本专利技术的一方面，提供一种功率管测试电路，包括至少一级的测试单元，每一级测试单元包括：第一测试电路，所述第一测试电路包括第一测试位和第二测试位，所述第一测试位和所述第二测试位串联连接于所述第一测试电路的输入端和接地端之间；第二测试电路，所述第二测试电路包括第三测试位和第四测试位，所述第三测试位和所述第四测试位串联连接于所述第二测试电路的输出端和接地端之间，其中，所述每一级测试单元中的所述第一测试单元的输出端与该级测试单元中的所述第二测试电路的输入端连接，所述每一级测试单元中所述第二测试电路的输出端与下一级测试单元中的第一测试电路的输入端连接，第一级测试单元中的第一测试电路的输入端接入输入电压，最后一级测试单元中第二测试电路的输出端接入负载。
[0006]根据本专利技术的另一方面，提供一种功率管测试方法，包括：将功率管接入至少一级的测试单元，在每一级测试单元中，所述第一测试位、所述第二测试位、所述第三测试位和所述第四测试位中的至少之一连接待测功率管，其余测试位连接辅助功率管，所述第一测试电路和所述第二测试电路中的待测功率管和辅助功率管组成开关电源拓扑，分别为后级测试电路提供可配置的测试电压，其中，每一级测试电路中的第一测试电路的输出端与该级测试电路中的第二测试电路的输入端连接，每一级测试电路中第二测试电路的输出端与下一级测试电路中的第一测试电路的输入端连接；其中，第一级测试电路中的第一测试电路的输入端接入输入电压，最后一级测试电路中第二测试电路的输出端接入负载。
附图说明
[0007]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其他目的、特征和优点将更为清楚，在附图中：
[0008]图1示出了本申请第一实施例的功率管测试电路的结构框图；
[0009]图2示出了本申请第一实施例的功率管测试电路的电路结构示意图；
[0010]图3示出了本申请第一实施例的驱动信号的波形示意图；
[0011]图4a示出了第一功率管的电压波形图和电流波形图；
[0012]图4b示出了第二功率管的电压波形图和电流波形图；
[0013]图4c示出了第三功率管的电压波形图和电流波形图；
[0014]图4d示出了第四功率管的电压波形图和电流波形图；
[0015]图5示出了本申请第一实施例的控制电路的结构示意图；
[0016]图6示出了本申请第一实施例的第一脉宽调制信号产生电路的电路结构示意图；
[0017]图7示出了第一脉宽调制信号产生电路中各信号的波形图；
[0018]图8示出了本申请第一实施例的第一驱动信号对产生电路的电路结构示意图；
[0019]图9示出了本申请第一实施例的第二控制电路的延时电路以及第二脉宽调制信号产生电路的电路结构示意图；
[0020]图10示出了本申请第一实施例的第二驱动信号对产生电路的电路结构示意图；
[0021]图11示出了本申请第二实施例的功率管测试电路的框图；
[0022]图12示出了本申请第二实施例的功率管测试电路的电路结构示意图；
[0023]图13示出了本申请第三实施例的功率管测试电路的电路结构示意图。
具体实施方式
[0024]以下将参照附图更详细地描述本专利技术。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
[0025]本专利技术可以各种形式呈现，以下将描述其中一些示例。
[0026]功率管测试电路包括至少一级测试电路以及负载RL，图1示出了本申请一实施例的功率管测试电路的结构框图，图2示出了本申请一实施例的功率管测试电路的电路结构示意图；如图1和图2所示，本实施例中，功率管测试电路包括一级测试单元，该一级测试单元包括级联的第一测试电路10和第二测试电路20，第一测试电路10采用Buck拓扑，第二测试电路20采用Boost拓扑，第一测试电路10的输出端与第二测试电路20的输入端连接，第二测试电路20的输出端连接负载RL。第一测试电路10用于测试第一功率管和第二功率管；第二测试电路20用于测试第三功率管和第四功率管。
[0027]第一测试电路10包括第一测试位110、第二测试位120、第一电感L1以及第一输出电容C7。第一测试位110和第二测试位120串联连接在第一测试电路10的输入端和接地端之间，第一电感L1的第一功率端连接于第一测试位110和第二测试位120的中间节点，第一电感L1的第二功率端与第一测试电路10的输出端连接，第一输出电容C7连接在第一测试电路10的输出端和接地端之间。
[0028]第二测试电路20包括第二电感L2、第三测试位210、第四测试位220和第二输出电
容C8。第三测试位210和第四测试位220串联连接于第二测试电路20的输出端和接地端之间，第二电感L2的第一功率端与第一测试电路10的输出端相连，第二电感L2的第二功率端连接与第三测试位210和第四测试位220的中间节点，第二输出电容C8连接于第二测试电路20的输出端和接地端之间。
[0029]本实施例中，采用级联的Buck拓扑和Boost拓扑作为最小测试单元，相对于单独的Buck拓扑方式，在同样的负载消耗下，本申请实现了测试位的翻倍。
[0030]在对功率管进行测试时，第一测试位110、第二测试位120、第三测试位210和第四测试位220中的至少之一连接待测功率管，其余测试位连接辅助功率管，第一测试电路10和第二测试电路20中的待测功率管和辅助功率管组成开关电源拓扑，分别为后级测试电路提供可配置的测试电压。
[0031]在一个具体的实施例中，将第一功率管M1接入第一测试电路10的第一测试位110，将第二功率管M2接入第一测试电路10的第二测试位120；将第三功率管M3接入第二测试电路20的第三测试位210，以及将第四功率管M4接入第二测试电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率管测试电路，包括至少一级的测试单元，每一级测试单元包括：第一测试电路，所述第一测试电路包括第一测试位和第二测试位，所述第一测试位和所述第二测试位串联连接于所述第一测试电路的输入端和接地端之间；第二测试电路，所述第二测试电路包括第三测试位和第四测试位，所述第三测试位和所述第四测试位串联连接于所述第二测试电路的输出端和接地端之间，其中，所述每一级测试单元中的所述第一测试单元的输出端与该级测试单元中的所述第二测试电路的输入端连接，所述每一级测试单元中所述第二测试电路的输出端与下一级测试单元中的第一测试电路的输入端连接，第一级测试单元中的第一测试电路的输入端接入输入电压，最后一级测试单元中第二测试电路的输出端接入负载。2.根据权利要求1所述的功率管测试电路，其中，所述第一测试电路还包括：第一电感，所述第一电感连接于所述第一测试位和所述第二测试位的中间节点以及所述第一测试电路的输出端之间；以及第一输出电容，连接于所述第一测试电路的输出端和接地端之间。3.根据权利要求1所述的功率管测试电路，其中，所述第二测试电路还包括：第二电感，所述第二电感的第一功率端与所述第一测试电路的输出端连接；所述第二电感的第二功率端连接于所述第三测试位和第四测试位的中间节点；以及第二输出电容，连接于所述第二测试电路的输出端和接地端之间。4.根据权利要求1所述的功率管测试电路，其中，所述第一测试电路还包括：第一电感，所述第一电感的第一功率端与所述第一测试电路的输入端连接，所述第一电感的第二功率端连接于所述第一测试位和第二测试位的中间节点；第一输出电容，连接于所述第一测试电路的输出端和接地端之间。5.根据权利要求1所述的功率管测试电路，其中，所述第二测试电路包括：第二电感，所述第二电感连接于所述第三测试位和所述第四测试位的中间节点以及所述第二测试电路的输出端之间；以及第二输出电容，连接于所述第二测试电路的输出端和接地端之间。6.根据权利要求1所述的功率管测试电路，其中，第一功率管接入第一测试电路的第一测试位，第二功率管接入第一测试电路的第二测试位；第三功率管接入第二测试电路的第三测试位，第四功率管接入第二测试电路的第四测试位；其中，所述第一功率管的漏端接入所述第一测试电路的输入端，所述第一功率管的源端与所述第二功率管的漏端连接，所述第二功率管的源端接入接地端；所述第三功率管的漏端接入所述第二测试电路的输出端，所述第三功率管的源端与所述第四功率管的漏端连接，所述第四功率管的源端接入接地端，其中，所述第三驱动信号相对所述第二驱动信号延迟，所述第四驱动信号相对所述第一驱动信号延迟，使得所述第一测试电路的输出电压建立之后，所述第二测试电路再进行电压变换。7.根据权利要求1所述的功率管测试电路，其中，还包括控制电路，所述控制电路包括：第一控制电路，向所述第一测试位提供第一驱动信号，以及向所述第二测试位提供第二驱动信号，所述第一控制电路包括：第一脉宽调制信号产生电路，所述第一脉宽调制信号产生电路的输入端接入占空比控
制信号以及参考电压，用于根据占空比控制信号以及参考电压产生第一脉宽调制信号；以及第一驱动信号对产生电路，所述第一驱动信号对产生电路的输入端与第一脉宽调制信号产生电路的输出端连接，用于根据第一脉宽调制信号产生第一驱动信号和第二驱动信号；以及第二控制电路，向所述第三测试位提供第三驱动...

【专利技术属性】
技术研发人员：闵晨，罗佳敏，高子健，
申请(专利权)人：杭州芯迈半导体技术有限公司，
类型：发明
国别省市：