本发明专利技术提供功率半导体装置，其中，在半导体衬底（１）上形成有立式功率器件的多个单元结构。多个单元结构中的位于主表面的中央部（ＣＲ）的一个单元结构构成为，具有：比多个单元结构中的位于主表面的外周部（ＰＲ）的其它单元结构的通电能力低的通电能力。由此，得到具有优良的功率循环寿命的功率半导体装置。
【技术实现步骤摘要】
本专利技术涉及功率半导体装置，特别涉及具备立式功率器件的功率半 导体装置。
技术介绍
作为立式功率器件，有功率二极管、功率MOSFET (Metal Oxide Semiconductor Field Effect Transistor:金属氧化物半导体场效应晶体 管)、IGBT (Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管) 等， 一般将具有单体或多个这些器件(芯片)，实施所期望的配线等并 收容在一个封装件中的装置，称为功率半导体装置。作为考虑这样的功率半导体装置的可靠性的一个指标，有"功率循 环寿命，，这样的指标。该功率循环寿命表示基于如下情况的寿命，即， 作为配线的一部分而接合在芯片的电极上的金属线在其接合界面附近， 由于伴随工作的频繁的温度变化而发生剥离、破断。例如，如果是IGBT, 则该功率循环寿命依赖于接合发射极电极和发射极金属线的区域的温 度(Tj) , ATj (=Tjmax,Tjmin.)越小则功率循环寿命越长。此外，已知即使ATj相同，如果Tjmin.小则功率循环寿命变长。而且，针对这样的功率循环寿命的提高而考虑的功率器件例如在日本专利申请公开2004 -363327号公报中已被公开。例如，在IGBT芯片的发射极电极上连接有多个金属线(发射极金 属线)功率半导体装置中，由于电流集中到发射极金属线的连接部，所 以发射极金属线连接部的温度Tja变得大于其周边区域的温度Tjb，结 果，由于Tjmax.、 ATj的值变高，所以存在功率循环寿命下降的问题。
技术实现思路
本专利技术是鉴于上述问题而完成的，其目的在于提供一种具有优良的 功率循环寿命的功率半导体装置。本专利技术的一个的功率半导体装置具备半导体村底；和形成在半导 体衬底上的立式功率器件的多个单元结构。半导体衬底具有主表面。多个单元结构中的位于主表面的中央部的一个单元结构构成为，具有比多 个单元结构中的位于主表面的外周部的其它单元结构的通电能力低的 通电能力。本专利技术的另一个的功率半导体装置具备半导体衬底；和形成在半 导体衬底上的立式功率器件的多个单元结构。半导体衬底具有主表面。 多个单元结构中的位于主表面中的金属线接合部的正下方的一个单元 结构构成为，具有比多个单元结构中的位于金属线接合部的正下方以外 的位置的其它单元结构的通电能力低的通电能力。本专利技术的再一个的功率半导体装置具备半导体衬底；和形成在半 导体衬底上的立式功率器件的多个单元结构。半导体衬底具有主表面。 在主表面上，存在至少包括一个金属线接合部和其它金属线接合部的多 个金属线接合部。多个单元结构中的位于一个金属线接合部的正下方的 一个单元结构构成为，具有与多个单元结构中的位于其它金属线接合部 的正下方的其它单元结构的通电能力不同的通电能力。根据本专利技术，通过对应于半导体衬底的主表明的热阻分布改变多个 单元结构的通电能力，能够使半导体衬底的主表面的温度分布均匀化， 由此，能够实现具有优良的功率循环寿命的功率半导体装置。本专利技术的上述和其它目的、特征、方面和优点能够根据与附图相关 联地理解的本专利技术的后述的详细的说明变得很清楚。附图说明图l是表示作为本专利技术的实施方式l的功率半导体装置的模块的示意结构的概略平面图。图2是表示图1的功率半导体装置的等价电路的图。图3表示作为本专利技术的实施方式1的功率半导体装置，形成有功率器件的芯片的示意结构的概略平面图。图4是放大表示图3的区域R的局部放大平面图。图5是概略表示形成有图3和图4所示的功率器件的芯片的单元区域的结构的局部断裂立体图。图6是沿图5的VI-VI线的概略截面图。图7是表示本专利技术的实施方式1的功率半导体装置的IGBT的单元 区域的中央部和外周部的概略平面图。6图8A是表示温度测定时的IGBT芯片的单元区域和发射极金属线 的接合状态的图，图8B是表示单元区域的各部分的温度分布的图。图9A是表示中央部CR和外周部PR的元胞的配置间距相同的情况 下的结构的概略截面图，图9B是表示中央部CR和外周部PR的元胞的 配置间距不同的情况下的结构的概略截面图。图10是概略表示本专利技术的实施方式2的功率半导体装置的结构的 局部截面图，是与沿图3的X-X线的截面对应的图。图11是概略表示本专利技术的实施方式3的功率半导体装置的结构的 局部截面图。图12是表示槽栅(trench gate)型的IGBT的结构的概略截面图。图13是表示平面栅型的功率MISFET的结构的概略截面图。图14是表示槽栅型的功率MISFET的结构的概略截面图。图15是表示作为本专利技术的实施方式3的功率半导体装置的模块的 示意结构的概略平面图。图16是表示作为能够应用实施方式1~3的结构的平面栅型存储器 单元(IGBT或功率MOSFET)的结构的第一结构的概略平面图。图17是沿图16的XVII-XVII线的概略截面图。图18是沿图16的XVIII-XVin线的概略截面图。图19是表示作为能够应用实施方式1~3的结构的平面栅型存储器 单元(IGBT或功率MOSFET)的结构的第二结构的概略平面图。图20是沿图19的XX-XX线的概略截面图。图21是沿图19的XXI-XXI线的概略截面图。图22是表示作为能够应用实施方式1 3的结构的平面栅型存储器 单元(IGBT或功率MOSFET)的结构的第三结构的概略平面图。图23是沿图22的XXIII-XXIII线的概略截面图。图24是表示作为能够应用实施方式1~3的结构的平面栅型存储器 单元(IGBT或功率MOSFET)的结构的第四结构的概略平面图。图25是沿图24的XXV-XXV线的概略截面图。图26是表示相对于图16的结构，使沟道宽度为短于W。的W!的结 构的概略平面图。图27另外表示相对于图16的结构，使沟道长度为长于L。的L,的 结构的概略平面图。图28是表示在第一结构(图16 图18所示的结构)中，使芯片的 中央部的沟道宽度W！小于芯片周边部的沟道宽度W。的平面结构的概 略平面图。图29是表示在第一结构(图16~图18所示的结构)中，使芯片的 中央部的沟道长度L！大于芯片周边部的沟道长度L。的平面结构的概略 平面图。图30是表示相对于图19的结构，使沟道长度为长于L。的L!的结 构的概略平面图。图31是表示相对于图19的结构，使接触间距为大于P。的Pi的结 构的概略平面图。图32是表示在第二结构(图19~图21所示的结构)中，使芯片的 中央部的沟道长度L！大于芯片周边部的沟道长度L。的平面结构的概略 平面图。图33是表示在第二结构(图19~图21所示的结构)中，使芯片的 中央部的接触间距P！大于芯片周边部的接触间距P。的平面结构的概略 平面图。图34是表示相对于图22的结构，使沟道宽度为短于W。的W！的结 构的概略平面图。图35是表示相对于图22的结构，使沟道长度为长于L。的L!的结 构的概略平面图。图36是表示相对于图22的结构，使接触间距为大于P。的Pt的结 构的概略平面图。图37是表示在第三结构(图22、图23、图20所示的结构)中， 使芯片的中央部的沟道宽度W！小于芯片周边部的沟道宽度W。的平面 结构的概略平面图。图38是表示在第三结构(图22、图23、图20所示的结构)中， 使芯片的中央部的本文档来自技高网...
【技术保护点】
一种功率半导体装置，具备： 具有主表面的半导体衬底；以及 形成在所述半导体衬底上的立式功率器件的多个单元结构，其中， 所述多个单元结构中的位于所述主表面的中央部的一个单元结构构成为，具有：比所述多个单元结构中的位于所述主表 面的外周部的其它单元结构的通电能力低的通电能力。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：山口博史，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。