半导体衬底及其制造方法技术

本发明专利技术的半导体衬底(1)具有：SiC单晶衬底(10SB)；配置在SiC单晶衬底(10SB)的Si面上的石墨烯层(11GR)；隔着石墨烯层(11GR)配置在SiC单晶衬底(10SB)的上方的SiC外延生长层(12RE)；和配置在SiC外延生长层(12RE)的Si面上的多晶Si层(15PS)。也可以具有配置在多晶Si层(15PS)上的石墨衬底或者硅衬底。此外，也可以具有配置在SiC外延生长层(12RE)的C面上的SiC多晶生长层(18PC)。本发明专利技术提供低成本且高品质的半导体衬底及其制造方法。品质的半导体衬底及其制造方法。品质的半导体衬底及其制造方法。

【技术实现步骤摘要】
【国外来华专利技术】半导体衬底及其制造方法


[0001]本实施方式涉及半导体衬底及其制造方法。

技术介绍

[0002]近年来，与Si半导体或GaAs半导体相比，由于带隙能量广、具有高电场耐压性能，因此能够实现高耐压化、大电流化、低导通电阻化、高效率化、低消耗电力化、高速开关等的碳化硅(SiC：Silicon Carbide：碳化硅)半导体受到关注。
[0003]作为形成SiC晶片的方法，例如有在基于升华法形成的SiC单晶衬底上利用化学气相成长(CVD：Chemical Vapor Deposition)法形成SiC外延生长层的方法；对于SiC的CVD多晶衬底粘贴基于升华法的SiC单晶衬底，并且在SiC单晶衬底上用CVD法形成SiC外延生长层的方法等。
[0004]现有技术中，在电力控制的用途中提供了肖特基势垒二极管(Schottky Barrier Diode：SBD)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)这样的SiC制的器件。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1：日本专利第6206786号公报。
[0008]专利文献2：美国专利8916451号说明书。
[0009]专利文献3：美国专利申请公开第2018/197736号说明书。
[0010]专利文献4：日本专利第6582779号公报。
[0011]专利文献5：日本专利第6544166号公报。
[0012]专利文献6：日本特开2019
‑
210161号公报。
[0013]专利文献7：国际公开第2017/044577号。

技术实现思路

[0014]专利技术要解决的问题
[0015]形成这样的SiC类的器件的SiC半导体衬底，为了降低制造成本或者为了提供所希望的物性，有时在多晶SiC半导体衬底粘贴单晶的SiC半导体衬底来制作。
[0016]在多晶SiC半导体衬底粘贴单晶SiC半导体衬底的技术中，为了在粘贴于多晶SiC半导体衬底的单晶SiC半导体衬底上生长外延层，需要将高品质的单晶SiC半导体衬底无缺陷地粘贴在多晶SiC半导体衬底。但是，为了确保将单晶SiC半导体衬底通过常温接合或扩散接合粘贴在多晶SiC半导体衬底所需要的表面粗糙度的研磨加工变得高成本，由于在接合界面产生的缺陷，有时导致成品率降低。
[0017]本实施方式提供低成本且高品质的半导体衬底及其制造方法。
[0018]用于解决问题的技术手段
[0019]依据本专利技术的一个方式，提供一种半导体衬底，其具有：SiC单晶衬底；配置在所述SiC单晶衬底的Si面上的石墨烯层；隔着所述石墨烯层配置在所述SiC单晶衬底的上方的SiC外延生长层；和配置在所述SiC外延生长层的Si面上的多晶层。
[0020]依据本专利技术的另一方式，提供一种半导体衬底的制造方法，其具有：在SiC单晶衬底的Si面形成石墨烯层的工序；在所述石墨烯层上形成SiC外延生长层的工序；在所述SiC外延生长层上形成第一层的工序；对所述第一层进行退火处理来将所述第一层多晶化，从而在所述SiC外延生长层上形成所述第一层的多晶层的工序；在所述多晶层上粘贴临时衬底的工序；将所述SiC单晶衬底从所述石墨烯层剥离的工序；在所述SiC外延生长层的C面上形成SiC多晶生长层的工序；使所述临时衬底露出，进行退火处理来将所述临时衬底升华的工序；和除去所述SiC多晶生长层的工序。
[0021]专利技术效果
[0022]依据本实施方式，能够提供低成本且高品质的半导体衬底及其制造方法。
附图说明
[0023]图1A是第一实施方式的半导体衬底的制造方法，表示SiC单晶衬底的剖视图。
[0024]图1B是第一实施方式的半导体衬底的制造方法，表示在SiC单晶衬底上形成有石墨烯层的构造的剖视图。
[0025]图1C是第一实施方式的半导体衬底的制造方法，表示在石墨烯层上形成有SiC外延生长层的构造的剖视图。
[0026]图2是第一实施方式的半导体衬底的制造方法，表示在SiC外延生长层上形成有非晶Si层的构造的剖视图。
[0027]图3是第一实施方式的半导体衬底的制造方法，表示通过退火处理，将非晶Si层多晶化，在SiC外延生长层上形成有多晶Si层的构造的剖视图。
[0028]图4A是产生拉伸应力的机理的说明图，表示在SiC外延层上形成有非晶Si层的构造(图2)中，通过低温退火处理使非晶Si层微晶化，在形成有微晶层的截面构造中的层间剥离模式的说明图。
[0029]图4B是产生拉伸应力的机理的说明图，表示通过中温退火处理，将微晶膜多晶化，在形成有多晶膜的截面构造中的剥离模式的说明图。
[0030]图4C是产生拉伸应力的机理的说明图，表示通过高温退火处理将微晶膜多晶化，在形成有多晶膜的截面构造中的破碎模式的说明图。
[0031]图5是产生拉伸应力的机理的说明图，表示剥离或者破碎的部分的距表面的距离与应力的关系。
[0032]图6A是第一实施方式的半导体衬底的制造方法，表示在多晶Si层上经由接合层粘贴石墨衬底，在SiC外延生长层与石墨烯层的界面进行了剥离的构造的SiC外延生长层侧的剖视图。
[0033]图6B是第一实施方式的半导体衬底的制造方法，表示在多晶Si层上经由接合层粘贴石墨衬底，在SiC外延生长层与石墨烯层的界面进行了剥离的构造的石墨烯层侧的剖视图。
[0034]图7是第一实施方式的半导体衬底的制造方法，表示在石墨衬底的双面粘贴图6A
的剥离构造，通过退火处理形成碳化了的接合层的构造的剖视图。
[0035]图8是第一实施方式的半导体衬底的制造方法，表示通过CVD法形成SiC多晶生长层，将外周进行了磨削的构造的剖视图。
[0036]图9是第一实施方式的半导体衬底的制造方法，表示通过退火处理将石墨衬底和碳化了的接合层升华了的构造的剖视图。
[0037]图10是第一实施方式的半导体衬底的制造方法，表示除去了SiC多晶生长层、多晶Si层，在SiC多晶生长层上具有SiC外延生长层的构造的剖视图。
[0038]图11是第一实施方式的半导体衬底的制造方法，表示在SiC多晶生长层与SiC外延生长层的界面具有高浓度掺杂层的构造的剖视图。
[0039]图12是第二实施方式的半导体衬底的制造方法，表示在SiC外延生长层上形成有非晶SiC层的构造的剖视图。
[0040]图13是第二实施方式的半导体衬底的制造方法，表示通过退火处理，将非晶SiC层多晶化，在SiC外延生长层上形成有多晶SiC层的构造的剖视图。
[0041]图14A是第二实施方式的半导体衬底的制造方法，表示在多晶SiC层上经由接合层粘贴石墨本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体衬底，其特征在于，具有：SiC单晶衬底；配置在所述SiC单晶衬底的Si面上的石墨烯层；隔着所述石墨烯层配置在所述SiC单晶衬底的上方的SiC外延生长层；和配置在所述SiC外延生长层的Si面上的多晶层。2.如权利要求1所述的半导体衬底，其特征在于：所述多晶层具有多晶Si层或者多晶SiC层。3.如权利要求1或2所述的半导体衬底，其特征在于：具有配置在所述多晶层上的石墨衬底或者硅衬底。4.如权利要求1～3中任一项所述的半导体衬底，其特征在于：具有配置在所述SiC外延生长层的C面上的SiC多晶生长层。5.如权利要求4所述的半导体衬底，其特征在于：所述SiC外延生长层在与所述SiC多晶生长层相接的面具有比所述SiC外延生长层更高杂质浓度的高浓度掺杂层。6.如权利要求1～5中任一项所述的半导体衬底，其特征在于：所述石墨烯层具有石墨烯的单层构造或者多层层叠而成的构造。7.一种半导体衬底的制造方法，其特征在于，具有：在SiC单晶衬底的Si面形成石墨烯层的工序；在所述石墨烯层上形成SiC外延生长层的工序；在所述SiC外延生长层上形成第一层的工序；对所述第一层进行退火处理来将所述第一层多晶化，从而在所述SiC外延生长层上形成第二层的工序；在所述第二层上粘贴临时衬底的...

【专利技术属性】
技术研发人员：高村诚，前川拓滋，森本满，真砂纪之，冈孝保，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：