半导体产品和用于生产半导体产品的方法技术

一种半导体产品，其包括：掺杂有第一导电类型的基部区；掺杂有第二导电类型的多个条状区，其设置在基部区的上表面上，其中第二导电类型不同于第一导电类型；掺杂有第二导电类型的多个单元区，其设置在基部区的上表面上；以及金属层，其布置在基部区的上表面上，使得金属层与基部区限定肖特基势垒，并且金属层覆盖多个条状区和多个单元区，其中，多个单元区中的大多数单元区中的每个单元区接触多个条状区中的至少一个相邻的条状区，并且其中，条状区和单元区延伸到基部区中至不同的深度。区和单元区延伸到基部区中至不同的深度。区和单元区延伸到基部区中至不同的深度。

【技术实现步骤摘要】
半导体产品和用于生产半导体产品的方法


[0001]本公开大体上涉及一种半导体产品。具体实施例涉及一种半导体产品、用于生产半导体产品的掩模、用于生产半导体产品的方法、和计算机程序。

技术介绍

[0002]碳化硅(SiC)合并PiN肖特基(MPS)二极管对于开关电源应用显示出巨大的潜力。SiC MPS二极管通常包括在N型外延晶圆中的肖特基和P+注入区。考虑到碳化硅(SiC)器件通常被设计为在高电压/电流条件下工作的事实，SiC器件的可靠性值得器件设计者极大的关注。因为高电流脉冲在电器设备启动时或者在意外电路故障期间是常见的，所以浪涌电流能力(其代表功率器件在高电流脉冲下的可靠性)是器件耐用性(ruggedness)的关键参数之一。
[0003]SiC MPS二极管结合了在额定电流下的低正向电压降和高浪涌电流能力的优点。在浪涌事件期间，通常由于铝焊盘熔化，器件内会产生并耗散大量的热量，从而导致结温度的升高并最终导致器件故障。因此，提高MPS二极管的浪涌能力的要点是限制结温度升高。这将通过优化制造工艺、结构和布局设计来实现，以降低浪涌过程期间的正向电压降，并因此减少所产生的热量。
[0004]浪涌现象的物理机制和提高浪涌能力的器件设计方法论仍然是关于SiC MPS二极管的一些主要研究课题。现成可用的大多数二极管或者文献中公开的大多数二极管表现出较差或者相当有限的浪涌电流能力性能。
[0005]图1(现有技术)中示出了现有技术的SiC MPS二极管的一个示例，并且其参考了Rupp等人的Proceedings of the 26th InternationalSymposium on Power Semiconductor Devices&IC
’
s,2014,Hawaii。在该图中，灰色“实心”六边形是P单元区，并且蜂窝框架限定了嵌入在N区中的P条状区。右侧宽的区域是二极管的终止区。包含六边形和蜂窝框架的左侧区域是有源区。具有这种布局的二极管被认为具有最先进的浪涌电流能力性能。图1以X、Y、Z参考系的俯视平面图示出了一个示例，其中肖特基二极管(深色的“空”六边形)和PN结(灰色的“实心”六边形)处于六边形形状的单元或点的形式。特别地，每个PN结元件(或等同地，每个P+岛状件)在单元的所有六个侧面上被相应的肖特基二极管完全包围。此外，每个肖特基二极管(在俯视图中)被P+区完全包围并通过P+区与相邻的肖特基二极管间隔开。所提出的设计使用不同大小的六边形。较大六边形中的相对边之间的距离在6μm至8μm的范围内，而较小六边形中的相对边之间的距离在3μm至4μm的范围内。较大的六边形通过较薄(约1μm宽)的P+条带彼此连接，该较薄的P+条带具有宽度约为1μm的蜂窝框架形状。较小的六边形通过肖特基二极管与其它P+掺杂区完全隔离。

技术实现思路

[0006]根据本公开的至少一些实施例的目的是增强IFSM(正向浪涌电流能力)性能。
[0007]因此，在本公开的第一方面，提供了一种半导体产品。该半导体产品包括以下元
件。掺杂有第一导电型的基部区。掺杂有第二导电类型的多个条状区，其设置在基部区的上表面上，其中第二导电类型不同于第一导电类型。掺杂有第二导电类型的多个单元区，其设置在基部区的上表面上。金属层，其布置在基部区的上表面上，使得金属层与基部区限定肖特基势垒，且金属层覆盖多个条状区和多个单元区。多个单元区中的大多数单元区中的每个单元区接触多个条状区中的至少一个相邻的条状区。
[0008]根据本公开的半导体产品至少部分基于专利技术人的见解，即，使多个单元区中的大多数单元区中的每个单元区接触多个条状区中的至少一个相邻的条状区，增强半导体产品的IFSM(正向浪涌电流能力)性能。这是因为相对大面积的单元区增加了PN结的面积，因此增加了它们附近肖特基电流分布的均匀性，允许它们在最低可能的正向电压值激活(由于电流效应)，而条状区作为电流扩展(扩散)层，其是较薄的条带，以便补偿由于单元区和条状区周围的耗尽区引起的肖特基沟道的部分夹断而导致的肖特基面积的减小(结果是电压降的增加)。通过将各个单个单元区短路而产生的掺杂有第二导电类型的大的区域的产生提高了PN结在浪涌状态下增加双极电流的功能。在相对较大面积的单元区周围的肖特基电流分布的较高均匀性使得在早期电压(early voltage)下激活它们，从而增加二极管的浪涌电流能力。
[0009]换句话说，大多数或甚至所有的单元区接触至少一个相邻的条状区。在此上下文中，词语“大多数”可以被认为是指至少一半，优选地为至少三分之二，或更优选地为基本上全部。在该上下文中，“基本上全部”可以被认为是指半导体器件的有源区中的全部或几乎全部相关元件，但是排除半导体器件的终端区中或附近的元件。要注意的是，即使在终端区中或附近的所述元件原则上可以符合条件，它们也可以被简单地忽略。
[0010]在此，条状区可以理解为一种区域，该区域是细长的狭窄的区段，其材料与相邻的部分、尤其与设有该区域的基部区不同。
[0011]优选地，多个条状区可以在相关文献中常规使用的意义上互相交叉，即，作为交替的细长部分。在根据本公开的一些实施例中，条状区不需要平行——为了它们在本公开的上下文中的适当操作，表征条状区的相关参数是它们各自的宽度和它们彼此之间的距离。当然，优选具有相互平行的条状区，因为这更容易实现，并且相信与相互平行的条状区相比，其它布置几乎没有益处或没有益处。
[0012]要注意的是，金属层被布置在基部区的上表面上，使得金属层与基部区限定肖特基势垒，并且金属层覆盖多个条状区和多个单元区。换句话说，金属层形成用于多个条状区和多个单元区的导电覆盖层，确保这些区可以被电短路。在一些实施例中，金属层可以在不同位置处具有不同的金属成分，例如，在暴露于金属层的基部区的上表面部分的顶上的第一金属成分和在条状区和单元区的顶上的不同的第二金属成分。当然，作为选择，可以使用均匀的金属成分。
[0013]在一些实施例中，多个单元区中的大多数单元区中的每个单元区接触多个条状区中的至少两个相邻的条状区。
[0014]在一些实施例中，多个单元区中的每个单元区接触多个条状区中的至少一个相邻的条状区。
[0015]在一些实施例中，多个单元区中的每个单元区接触多个条状区中的至少两个相邻的条状区。
[0016]在一些实施方案中，多个单元区中的各个单元区与多个单元区中的至少一些其它单元区对准。
[0017]在一些实施例中，多个单元区中的各个单元区与多个单元区中的至少一些其它单元区交错。
[0018]在此上下文中，交错可被认为意味着以各种之字形位置、交替位置或重叠位置中的任一者布置。
[0019]在一些实施例中，多个条状区从半导体产品的一端延伸到半导体产品的另一端。
[0020]在一些实施例中，多个条状区和多个单元区延伸到基部区中的相应深度是不同的。
[0021]在一些实施例中，半导体产品是合并PiN肖特基(MPS)碳本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体产品，包括：掺杂有第一导电类型的基部区；掺杂有第二导电类型的多个条状区，其设置在所述基部区的上表面上，其中所述第二导电类型不同于所述第一导电类型；掺杂有所述第二导电类型的多个单元区，其设置在所述基部区的上表面上；以及金属层，其布置在所述基部区的上表面上，使得所述金属层与所述基部区限定肖特基势垒，并且所述金属层覆盖所述多个条状区和所述多个单元区，其中，所述多个单元区中的大多数单元区中的每个单元区接触所述多个条状区中的至少一个相邻的条状区，其中，所述多个条状区和所述多个单元区延伸到所述基部区中的相应深度是不同的。2.根据前述权利要求所述的半导体产品，其中，所述多个单元区中的大多数单元区中的每个单元区接触所述多个条状区中的至少两个相邻的条状区。3.根据前述权利要求中任一项所述的半导体产品，其中，所述多个单元区中的每个单元区接触所述多个条状区中的至少一个相邻的条状区。4.根据前述权利要求中任一项所述的半导体产品，其中，所述多个单元区中的每个单元区接触所述多个条状区中的至少两个相邻的条状区。5.根据前述权利要求中任一项所述的半导体产品，其中，所述多个单元区中的各个单元区与所述多个单元区中的至少一些其它单元区对准。6.根据前述权利要求中任一项所述的半导体产品，其中所述多个单元区中的各个单元区与所述多个单元区中的至少一些其它单元区交错。7.根据前述权利要求中任一项所述的半导体产品，其中，所述多个条状区从所述半导体产品的一端延伸到所述半导体产品的另一端。8.根据前述权利要求中任一项所述的半导体产品，其中所述基部区是n掺杂的...

【专利技术属性】
技术研发人员：马西莫，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：