MPS二极管及其制作方法技术

本发明专利技术提供了一种MPS二极管及其制作方法。该MPS二极管包括：半导体基底，包括顺序层叠的半导体衬底、第一外延层和第二外延层，第一外延层的厚度大于第二外延层的厚度，第二外延层的掺杂浓度大于第一外延层的掺杂浓度，且半导体基底具有第一掺杂类型；掺杂区，自第二外延层远离第一外延层的一侧表面延伸至第一外延层中，掺杂区具有第二掺杂类型，第一掺杂类型与第二掺杂类型相反；沟槽结构，自掺杂区远离半导体基底一侧的部分表面延伸至掺杂区中；欧姆接触层，至少覆盖沟槽结构的侧壁和底部。通过本申请，增加了MPS二极管中的欧姆接触层与掺杂区的接触面积，从而能够有效提高器件的抗浪涌能力，使得MPS二极管的性能得到大幅度提升。度提升。度提升。

【技术实现步骤摘要】
MPS二极管及其制作方法


[0001]本专利技术涉及半导体制造
，具体而言，涉及一种MPS二极管及其制作方法。

技术介绍

[0002]肖特基二极管属于多数载流子器件，其显著优点是开关速度快，但是没有反向恢复时间，在高压下会发生肖特基势垒退化以及反向漏电流较大的现象，无法实现高耐压器件，PiN二极管器件具有高耐压性能，但是其正向压降大，反向恢复时间长，因此，肖特基二极管和PiN二极管均不是当今功率整流器件发展的趋势。基于上述两种二极管，现有技术中提出了一种新的功率二极管器件：MPS（Merged PIN/Schottky）二极管，其中，该MPS二极管也称混合PiN肖特基二极管，其结合了肖特基二极管与PiN二极管优点的器件，具有开启电压低，反向漏电流小，开关速度快，导通电流大，击穿电压高的特点，是目前最为理想的功率二极管。
[0003]示例性地，现有技术中提供一种平面MPS二极管如图1所示，该平面MPS二极管包括：位于n型外延层3下方的n型衬底2，位于衬底2下方的背面金属电极1；包含P型注入区4，以及位于n型外延层3上方的欧姆接触金属5和正面金属电极6，其中，在图1中，P型注入区4与n型外延层3和n型衬底2形成PiN二极管，正面金属电极6与n型外延层3构成金属半导体接触，形成肖特基二极管。
[0004]示例性地，现有技术中还提供一种沟槽MPS二极管如图2所示，该沟槽二极管包括：位于n型外延层9下方n型衬底8，位于衬底8下方的背面金属电极7；包含P型注入区10，沟槽侧壁绝缘层12；包含欧姆金属11以及正面金属电极13。
[0005]其中，由于上述现有的上述MPS二极管的抗浪涌能力较低，使得当该MPS二极管受到外界外界如电磁场、热效应或光效应等因素的影响时，会导致器件中原子放出电子而造成载流子上升，从而在电极之间形成电压差并产生浪涌电流之后，由于浪涌电流是一次性的非平稳电流其特点是瞬间高峰值、短时间持续、频率低、波形不规则等，其峰值可以达到几千安培甚至更高，对器件造成非常严重的损害，甚至导致器件失效。
[0006]因此，亟需一种新的MPS二极管，以使其具有较强的抗浪涌能力。

技术实现思路

[0007]本专利技术的主要目的在于提供一种MPS二极管及其制作方法，以解决现有技术中MPS二极管的抗浪涌能力较差的问题。
[0008]为了实现上述目的，根据本专利技术的一个方面，提供了一种MPS二极管，该MPS二极管包括：半导体基底，具有第一表面，且上述半导体基底的掺杂类型为第一掺杂类型；掺杂区，自上述第一表面延伸至上述半导体基底中，上述掺杂区的掺杂类型为第二掺杂类型，上述第一掺杂类型与上述第二掺杂类型相反；沟槽结构，自上述掺杂区远离上述半导体基底一侧的部分表面延伸至上述掺杂区中；欧姆接触层，至少覆盖上述沟槽结构的侧壁和底部；半导体基底包括顺序层叠的半导体衬底、第一外延层和第二外延层，掺杂区自第二外延层远
离第一外延层的一侧表面延伸至第一外延层中，第一外延层的厚度大于第二外延层的厚度，第二外延层的掺杂浓度大于第一外延层的掺杂浓度。
[0009]进一步地，上述MPS二极管还包括：电极层，至少包括正面接触电极层，其中，上述正面接触电极层覆盖上述第一表面，且填充上述沟槽结构。
[0010]进一步地，上述正面接触电极层包括顺序层叠的肖特基接触层和阳极电极层，上述肖特基接触层与上述半导体基底接触。
[0011]进一步地，上述半导体基底的材料包括碳化硅。
[0012]进一步地，上述欧姆接触层的材料包括钛和镍中至少之一。
[0013]进一步地，位于上述半导体基底和上述沟槽结构之间的上述掺杂区的最小厚度为0.5μm。
[0014]根据本专利技术的另一方面，提供了一种MPS二极管的制作方法，该制作方法包括：提供半导体基底，具有第一表面，且上述半导体基底的掺杂类型为第一掺杂类型；在上述半导体基底中形成掺杂区，上述掺杂区自上述第一表面延伸至上述半导体基底中，上述掺杂区的掺杂类型为第二掺杂类型，上述第一掺杂类型与上述第二掺杂类型相反；在上述掺杂区中形成沟槽结构，上述沟槽结构自上述掺杂区远离上述半导体基底一侧的部分表面延伸至上述掺杂区中；在上述沟槽结构中形成欧姆接触层，以使上述欧姆接触层至少覆盖上述沟槽结构的侧壁和底部；半导体基底包括顺序层叠的半导体衬底、第一外延层和第二外延层，掺杂区自第二外延层远离第一外延层的一侧表面延伸至第一外延层中，第一外延层的厚度大于第二外延层的厚度，第二外延层的掺杂浓度大于第一外延层的掺杂浓度。
[0015]进一步地，形成上述掺杂区的步骤包括：在上述第二外延层远离上述第一外延层的一侧表面上形成注入掩膜层，上述注入掩膜层具有镂空区域；通过上述镂空区域对上述半导体基底进行离子注入，以形成自上述第二外延层远离上述第一外延层的一侧表面延伸至上述第一外延层中的上述掺杂区。
[0016]进一步地，形成上述沟槽结构的步骤包括：在上述掺杂区远离上述半导体衬底的一侧形成掩膜层，并在上述掩膜层远离上述半导体衬底的一侧设置光罩；采用上述光罩刻蚀上述掩膜层，以使上述掩膜层中与上述注入掩膜层接触的部分形成刻蚀阻挡层；基于上述刻蚀阻挡层刻蚀上述掺杂区，以在上述掺杂区中形成上述沟槽结构。
[0017]应用本专利技术的技术方案，提供一种MPS二极管，其中，由于半导体基底的掺杂类型为第一掺杂类型，掺杂区的掺杂类型为第二掺杂类型，从而在掺杂区自半导体基底的第一表面延伸至半导体基底中的情况下，该掺杂区和半导体基底之间能够用于形成PIN二极管，且由于在该掺杂区中形成有自掺杂区远离半导体基底一侧的部分表面延伸至掺杂区中的沟槽结构，从而使得第一表面中除形成掺杂区和沟槽结构以外的剩余表面用于形成肖特基二极管的肖特基接触，并使得沟槽结构的侧壁和底部能够用于形成PIN二极管的欧姆接触，且由于沟槽结构自掺杂区远离半导体基底一侧（与第一表面同侧）的部分表面延伸至掺杂区中，从而本方案MPS二极管中的沟槽结构的侧壁和底部均被欧姆接触层覆盖。因此，本方案的MPS二极管与现有技术中的欧姆接触层只位于掺杂区的顶部的MPS二极管相比，增加了MPS二极管中的欧姆接触层与掺杂区的接触面积，从而能够有效提高器件的抗浪涌能力，使得MPS二极管的性能得到大幅度提升。
附图说明
[0018]构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0019]图1示出了现有技术中的一种平面MPS二极管的剖面结构示意图；
[0020]图2示出了现有技术中的另一种沟槽MPS二极管的剖面结构示意图；
[0021]图3示出了根据本专利技术实施例的一种MPS二极管的制作方法中，提供的半导体基底的剖面结构示意图；
[0022]图4示出了在图3所示结构的基础上，形成掺杂区的剖面结构示意图；
[0023]图5示出了在图4所示结构的基础上，形成沟槽结构的剖面结构示意图；
[0024]图6示出了在图5本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MPS二极管，其特征在于，包括：半导体基底，具有第一表面，且所述半导体基底的掺杂类型为第一掺杂类型；掺杂区，自所述第一表面延伸至所述半导体基底中，所述掺杂区的掺杂类型为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反；沟槽结构，自所述掺杂区远离所述半导体基底一侧的部分表面延伸至所述掺杂区中；欧姆接触层，至少覆盖所述沟槽结构的侧壁和底部；所述半导体基底包括顺序层叠的半导体衬底、第一外延层和第二外延层，所述掺杂区自所述第二外延层远离所述第一外延层的一侧表面延伸至所述第一外延层中，所述第一外延层的厚度大于所述第二外延层的厚度，所述第二外延层的掺杂浓度大于所述第一外延层的掺杂浓度。2.根据权利要求1所述的MPS二极管，其特征在于，还包括：电极层，至少包括正面接触电极层，其中，所述正面接触电极层覆盖所述第一表面，且填充所述沟槽结构。3.根据权利要求2所述的MPS二极管，其特征在于，所述正面接触电极层包括顺序层叠的肖特基接触层和阳极电极层，所述肖特基接触层与所述半导体基底接触。4.根据权利要求1至3中任一项所述的MPS二极管，其特征在于，所述半导体基底的材料包括碳化硅。5.根据权利要求1至3中任一项所述的MPS二极管，其特征在于，所述欧姆接触层的材料包括钛和镍中至少之一。6.根据权利要求1至3中任一项所述的MPS二极管，其特征在于，位于所述半导体基底和所述沟槽结构之间的所述掺杂区的最小厚度为0.5μm。7.一种MPS二极管的制作方法，其特征在于，包括：提供半导体基底...

【专利技术属性】
技术研发人员：张鹏，冯尹，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：