一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法技术

本发明专利技术涉及GaN器件的掩膜钝化层生长技术领域,公开了一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，本发明专利技术在制作垂直GaN器件的掩膜钝化层时，可以不用将器件堆从MOCVD反应器中取出，能直接在MOCVD中直接对器件堆进行掩膜钝化层制作，这样可以避免垂直GaN器件从MOCVD中取出而产生颗粒或者划伤；另外由于提前在MOCVD中在器件堆的顶面制作了掩膜钝化层，在降温时不用担心GaN表面被刻蚀分解；最后由于掩膜钝化层和GaN层均在高温下生长，掩膜钝化层和GaN层的匹配性好，不会因为热膨胀或者热收缩导致器件出现撕裂等问题。者热收缩导致器件出现撕裂等问题。者热收缩导致器件出现撕裂等问题。

【技术实现步骤摘要】
一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法


[0001]本专利技术涉及GaN器件的掩膜钝化层生长
，具体涉及一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法。

技术介绍

[0002]氮化镓(GaN)是一种高带隙材料(high bandgap material)，与硅相比，它可以使功率器件在更高的温度下工作，并能承受更高的电压。此外，氮化镓的高击穿电压可以使得材料做的比较薄，因此，氮化镓功率器件具备更低的导通电阻RDS(on)，较低的导通电阻特性使得氮化镓的寄生电容较低，而寄生电容越小，垂直氮化镓功率器件的开关频率越高。在大多数垂直氮化镓功率器件的典型应用中，尤其是在电源方面，垂直GaN的开关损耗比硅MOSFET低67％。
[0003]对于垂直型的GaN功率器件，用来做栅极的凹槽通常采用等离子体刻蚀工艺进行制作，其中在制作凹槽前，会在GaN层生长结束后从MOCVD设备内取出，然后利用PECVD设备在GaN层表面生长沉积掩膜钝化层，最后经过等离子体刻蚀工艺进行凹槽刻蚀。对于现有的这种加工工艺，其在实际操作时会引入大量污染和杂质，例如在器件从MOCVD取出前会有降温段，但是该过程中没有Ga源引入，因此GaN层表面会有分布GaN分解；另外在器件从MOCVD取出后，GaN层表面会不可避免的引入大量颗粒，而颗粒会导致截面不均匀，导致电极麻点影响电学性能，甚至可能会出现划伤，影响器件的质量。
[0004]申请公布号为CN115602540A的专利文献公开了一种GaN功率器件的制造方法，该专利文献的说明书的第0030段内容就公开了“利用PECVD在第二外延片上表面生长SiN薄膜”，同时其说明书的第0036段内容公开了“将Si衬底放入MOCVD设备中，依次外延生长GaN缓冲层(厚度为5为5μm)、AlGaN层(厚度为15nm)和P
‑
GaN层(厚度为80nm)”。

技术实现思路

[0005]鉴于
技术介绍
的不足，本专利技术是提供了一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，所要解决的技术问题是现有垂直GaN器件的掩膜钝化层在生长时由于需要将器件先从MOCVD设备中取出，然后再放入到PEVCD中，会引入大量器件杂质。
[0006]为解决以上技术问题，第一方面，本专利技术提供了第一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，该方法用于选区外延结构的垂直GaN器件的掩膜钝化层生长，包括以下步骤：
[0007]S1：制作器件堆，具体如下：在MOCVD反应器中制作从下往上依次堆叠的u
‑
GaN层、n+GaN层和n
‑
GaN层；
[0008]S2：在器件堆的顶部制作Si3N4掩膜钝化层，具体如下：将MOCVD反应器内的温度调整至1000℃以上，并停止向MOCVD反应器中供给TMGa，以及向MOCVD反应器中输入SiH4，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n
‑
GaN层时向MOCVD反应器中输入SiH4的量；
[0009]S3：对Si3N4掩膜钝化层进行图形化处理，在Si3N4掩膜钝化层制作出刻蚀导向孔；
[0010]S4：将器件堆放入MOCVD反应器中，沿着刻蚀导向孔刻蚀器件堆，在器件堆上制作沉积孔；
[0011]S5：先在沉积孔内生长P
‑
GaN层，然后在P
‑
GaN层上制作n+GaN层。
[0012]在第一方面的某种实施方式中，步骤S1中制作n
‑
GaN层时向MOCVD反应器中输入SiH4的量在5～100sccm之间；
[0013]步骤S2中向MOCVD反应器中输入SiH4的量在4000～20000sccm。
[0014]在第一方面的某种实施方式中，步骤S3中的图形化处理包括先对Si3N4掩膜钝化层进行曝光处理，然后对Si3N4掩膜钝化层进行显影处理。
[0015]在第一方面的某种实施方式中，步骤S4中利用MOCVD反应器在H2环境下沿着刻蚀导向孔刻蚀器件堆。
[0016]更进一步的，在第一方面的某种实施方式中，步骤S4中在1000℃
‑
1150℃的温度中刻蚀器件堆。
[0017]第二方面，本专利技术提供了第二种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，该方法用于一次外延结构的垂直GaN器件的掩膜钝化层生长，包括如下步骤：
[0018]S1：制作器件堆，具体如下：在MOCVD反应器中制作从下往上依次堆叠的u
‑
GaN层、n+GaN层、n
‑
GaN层、p
‑
GaN层和n+GaN层；
[0019]S2：在器件堆的顶部制作Si3N4掩膜钝化层，具体如下：将MOCVD反应器内的温度调整至1000℃以上，并停止向MOCVD反应器中供给TMGa，以及向MOCVD反应器中输入SiH4，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n
‑
GaN层时向MOCVD反应器中输入SiH4的量；
[0020]S3：对Si3N4掩膜钝化层进行图形化处理，在Si3N4掩膜钝化层制作出刻蚀导向孔。
[0021]在第二方面的某种实施方式中，步骤S1中制作n
‑
GaN层时向MOCVD反应器中输入SiH4的量在5～100sccm之间；
[0022]步骤S2中向MOCVD反应器中输入SiH4的量在4000～20000sccm。
[0023]本专利技术与现有技术相比所具有的有益效果是：在制作垂直GaN器件的掩膜钝化层时，通过本专利技术可以不用将器件堆从MOCVD反应器中取出，能直接在MOCVD中直接对器件堆进行掩膜钝化层制作，这样可以避免垂直GaN器件从MOCVD中取出而产生颗粒或者划伤；
[0024]另外由于提前在MOCVD中在器件堆的顶面制作了掩膜钝化层，在降温时不用担心GaN表面被刻蚀分解；
[0025]最后，由于掩膜钝化层和GaN层均在高温下生长，掩膜钝化层和GaN层的匹配性好，不会因为热膨胀或者热收缩导致器件出现撕裂等问题。
附图说明
[0026]图1为实施例一中的本专利技术的流程图；
[0027]图2为实施例一中的器件堆的结构示意图；
[0028]图3为在图2中的结构上制作Si3N4掩膜钝化层的结构示意图；
[0029]图4为在图3的结构上蚀刻出刻蚀导向孔的结构示意图；
[0030]图5为在图4的结构上制作p
‑
GaN层和n+GaN层的结构示意图；
[0031]图6为实施例二中的本专利技术的流程图；
[0032]图7为实施例二中的器件堆的结构示意图；
[0033]图8为在图7的器件堆上制作Si3N4掩膜钝化层的结构示意图；
[0034]图9为在图8的结构上制作出刻蚀导向孔的结构示意图。
具体实施方式
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，其特征在于，包括如下步骤：S1：制作器件堆，具体如下：在MOCVD反应器中制作从下往上依次堆叠的u
‑
GaN层、n+GaN层和n
‑
GaN层；S2：在器件堆的顶部制作Si3N4掩膜钝化层，具体如下：将MOCVD反应器内的温度调整至1000℃以上，并停止向MOCVD反应器中供给TMGa，以及向MOCVD反应器中输入SiH4，步骤S2中向MOCVD反应器中输入SiH4的量大于步骤S1中制作n
‑
GaN层时向MOCVD反应器中输入SiH4的量；S3：对Si3N4掩膜钝化层进行图形化处理，在Si3N4掩膜钝化层制作出刻蚀导向孔；S4：将器件堆放入MOCVD反应器中，沿着刻蚀导向孔刻蚀器件堆，在器件堆上制作沉积孔；S5：先在沉积孔内生长P
‑
GaN层，然后在P
‑
GaN层上制作n+GaN层。2.根据权利要求1所述的一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，其特征在于，步骤S1中制作n
‑
GaN层时向MOCVD反应器中输入SiH4的量在5～100sccm之间；步骤S2中向MOCVD反应器中输入SiH4的量在4000～20000sccm。3.根据权利要求1所述的一种基于MOCVD的垂直GaN器件的掩膜钝化层生长方法，其特征在于，步骤S3中的图形化处理包括先对Si3N4掩膜钝化层进行曝光处理，然后对Si3N4掩膜钝化层进行显影处...

【专利技术属性】
技术研发人员：祝庆，冯文军，
申请(专利权)人：福州镓谷半导体有限公司，
类型：发明
国别省市：