本申请涉及集成芯片测试技术领域，公开一种用于进行芯片测试的系统，包括：待测主板，待测主板上设置有待测芯片，待测主板与接口板连接。接口板，一端与待测主板连接，另一端与功能板模块连接。功能板模块，包括多个功能板。单个功能板对应待测芯片的一种功能；各功能板对应待测芯片的不同功能；各功能板用于接收预设的测试指令，并根据预设的测试指令对待测芯片的多个功能同时进行测试。设备，分别与待测主板和功能板模块连接。设备被配置为发送预设的测试指令给各功能板，触发各功能板根据预设的测试指令对待测芯片的多个功能同时进行测试。这样能够提高芯片的测试效率。本申请还公开一种用于进行芯片测试的方法及装置、设备、存储介质。质。质。
【技术实现步骤摘要】
用于进行芯片测试的系统及方法、装置、设备、存储介质
[0001]本申请涉及集成芯片测试
，例如涉及一种用于进行芯片测试的系统及方法、装置、设备、存储介质。
技术介绍
[0002]集成电路芯片在生产、出厂或使用前需要进行芯片测试，即对芯片的各个功能进行测试。随着集成电路芯片的功能复杂程度的提高和规模的日益增大，板级测试如何实现芯片复杂功能的测试已经成为迫切需要解决的问题。特别是进入深亚微米以及高级成度的发展阶段以来，通过集成各种IP（IntellectualProperty，知识财产）核，多CPU（Central Processing Unit，中央处理器）核系统级芯片MCU（Microcontroller Unit，微控制器单元）的功能更加强大。
[0003]在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：相关技术中在进行芯片测试时，通常是针对芯片的不同功能逐个进行测试。而在芯片的功能较多的情况下进行芯片测试时容易导致测试时间较长。从而使得芯片的测试效率较差。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
[0005]为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。
[0006]本公开实施例提供了一种用于进行芯片测试的系统及方法、装置、设备、存储介质，以能够提高芯片的测试效率。
[0007]在一些实施例中，用于进行芯片测试的系统，包括：待测主板，所述待测主板上设置有待测芯片，待测主板与接口板连接。接口板，一端与待测主板连接，另一端与功能板模块连接。功能板模块，包括多个功能板；单个功能板对应待测芯片的一种功能；各功能板对应待测芯片的不同功能；各功能板用于接收预设的测试指令，并根据预设的测试指令对与待测芯片的多个功能同时进行测试。设备，分别与待测主板和功能板模块连接；所述设备被配置为发送预设的测试指令给各功能板，触发各功能板对待测芯片的多个功能同时进行测试。
[0008]在一些实施例中，所述接口板，包括：接口板总线接口，与通讯总线连接，以实现各功能板与设备之间的信息交互。接口板电源接口，与电源系统连接，以提供工作所需的电压给接口板。功能测试单元，包括多个IO接口，所述功能测试单元与待测主板连接，所述功能测试单元被配置为受控通过各IO接口与各功能板连接。
[0009]在一些实施例中，所述功能板，包括：功能测试电路，用于受控对待测主板中待测
芯片的一种功能进行测试。FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列），被配置为受控将接口板与功能测试电路进行连通，以构建待测主板与功能板之间的测试通道。
[0010]在一些实施例中，所述用于进行芯片测试的方法，包括：确定待测主板中待测芯片的多个待测功能。确定各待测功能分别对应的功能板。发送预设的测试指令给各功能板，触发各功能板根据预设的测试指令对各待测功能同时进行测试。
[0011]在一些实施例中，发送预设的测试指令给各功能板，触发各功能板根据预设的测试指令对各待测功能同时进行测试，包括：分别构建待测主板与各功能板之间的测试通道。发送预设的测试指令给各功能板，触发各功能板通过各测试通道对各待测功能同时进行测试。
[0012]在一些实施例中，构建待测主板与功能板之间的测试通道，包括：确定功能板对应的目标输出IO和目标输入IO。将目标输出IO与目标输入IO连通，以构建功能板与待测主板之间的测试通道。
[0013]在一些实施例中，确定功能板对应的目标输出IO，包括：从预设的数据库中匹配出与待测功能对应的第一备选输出IO。预设的数据库中存储有待测功能与第一备选输出IO之间的对应关系。将第一备选输出IO确定为功能板对应的目标输出IO。
[0014]在一些实施例中，确定功能板对应的目标输入IO，包括：根据待测功能确定待测主板的选通IO，并将选通IO与功能板进行连接。根据目标输出IO从选通IO中确定出功能板对应的目标输入IO。
[0015]在一些实施例中，根据目标输出IO从选通IO中确定出功能板对应的目标输入IO，包括：从预设的数据库中匹配出与目标输出IO对应的第二备选输入IO。预设的数据库中存储有目标输出IO与第二备选输入IO之间的对应关系。第二备选输入IO为功能测试单元中的IO接口。将与第二备选输入IO相同的选通IO确定为功能板对应的目标输入IO。
[0016]在一些实施例中，所述用于进行芯片测试的装置，包括处理器和存储有程序指令的存储器，所述处理器被配置为在运行所述程序指令时，执行上述的用于进行芯片测试的方法。
[0017]在一些实施例中，所述设备包括设备本体；如上述的用于进行芯片测试的装置，被安装于所述设备本体。
[0018]在一些实施例中，所述存储介质存储有程序指令，所述程序指令在运行时，执行上述的用于进行芯片测试的方法。
[0019]本公开实施例提供的用于进行芯片测试的系统及方法、装置、设备、存储介质，可以实现以下技术效果：用于进行芯片测试的系统包括待测主板、接口板、功能板模块和设备。待测主板上设置有待测芯片，待测主板与接口板连接。接口板一端与待测主板连接，另一端与功能板模块连接。由于功能板模块包括多个功能板，单个功能板对应待测芯片的一种功能，各功能板对应待测芯片的不同功能。通过设备发送预设的测试指令给各功能板，这样能够通过各功能板同时对待测芯片的不同功能进行测试，从而能够提高芯片的测试效率。
[0020]以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。
附图说明
[0021]一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：图1是一个用于进行芯片测试的系统的结构示意图；图2是一个待测主板的结构示意图；图3是一个接口板的结构示意图；图4是一个功能板的结构示意图；图5是本公开实施例提供的一个用于进行芯片测试的方法的示意图；图6是本公开实施例提供的一个用于进行芯片测试的装置的结构示意图。
[0022]附图标记：1：待测主板；2：接口板；3：功能板模块；4：设备；101：待测主板总线接口；102：待测主板电源接口；103：待测主板IO接口；104：待测芯片；105：模拟测试电路；106：待测主板对外接口；201：接口板总线接口；202：接口板电源接口；203：功能测试单元；31：第一功能板；32：第二功能板；3
N
‑1：第N
‑
1功能板；3
N
：第N功能板；301：功能板总线接口；302：功能板电源接口；303：功能板IO接口；304：FPGA（Fie本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种用于进行芯片测试的系统，其特征在于，包括：待测主板，所述待测主板上设置有待测芯片，待测主板与接口板连接；接口板，一端与待测主板连接，另一端与功能板模块连接；功能板模块，包括多个功能板；单个功能板对应待测芯片的一种功能；各功能板对应待测芯片的不同功能；各功能板用于接收预设的测试指令，并根据预设的测试指令对待测芯片的多个功能同时进行测试；设备，分别与待测主板和功能板模块连接；所述设备被配置为发送预设的测试指令给各功能板，触发各功能板根据预设的测试指令对待测芯片的多个功能同时进行测试。2.根据权利要求1所述的系统，其特征在于，所述接口板，包括：接口板总线接口，与通讯总线连接，以实现各功能板与设备之间的信息交互；接口板电源接口，与电源系统连接，以提供工作所需的电压给接口板；功能测试单元，包括多个IO接口，所述功能测试单元与待测主板连接，所述功能测试单元被配置为受控通过各IO接口与各功能板连接。3.根据权利要求1所述的系统，其特征在于，所述功能板，包括：功能测试电路，用于受控对待测主板中待测芯片的一种功能进行测试；FPGA现场可编程逻辑门阵列，被配置为受控将接口板与功能测试电路进行连通，以构建待测主板与功能板之间的测试通道。4.一种基于权利要求1至3任一项所述的系统的用于进行芯片测试的方法，其特征在于，包括：确定待测主板中待测芯片的多个待测功能；确定各待测功能分别对应的功能板；发送预设的测试指令给各功能板，触发各功能板根据预设的测试指令对各待测功能同时进行测试。5.根据权利要求4所述的方法，其特征在于，发送预设的测试指令给各功能板，触发各功能板根据预设的测试指令对各待测功能同时进行测试，包括：分别构建待测主板与各功能板之间的测试通道；发送预设的测试指令给各功能板，...
【专利技术属性】
技术研发人员：刘新华，罗伟，段冬辉，黄钧，
申请(专利权)人：北京紫光芯能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。