半导体装置及其制造方法制造方法及图纸

提供一种能够在搭载功率半导体芯片之前使烧结糊剂的表面平坦化且能够实现高密度安装的半导体装置的制造方法。包括以下工序：在导电板(11a)的主面涂布表面设置有突起部(2a)的烧结糊剂(2x)；使烧结糊剂(2x)干燥；通过对烧结糊剂(2x)进行加压来将突起部(2a)压扁，从而使烧结糊剂(2x)的表面平坦化；在导电板(11a)的主面隔着烧结糊剂(2x)搭载半导体芯片；以及通过加热和加压使烧结糊剂(2x)烧结而形成接合层，经由接合层将导电板(11a)与半导体芯片接合。体芯片接合。体芯片接合。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及其制造方法


[0001]本专利技术涉及一种内置有功率半导体芯片的半导体装置(半导体模块)及其制造方法。

技术介绍

[0002]主要用于工业的IGBT模块(半导体模块)是通过焊料将功率半导体芯片、绝缘电路基板以及散热构件相互接合，最终隔着导热膏(thermal compound)安装于冷却翅片来使用的。另外，在车载领域，还使用了不用导热膏而将绝缘电路基板与冷却翅片进行焊料接合的构造，来作为直接水冷冷却构造。
[0003]当前，在功率半导体芯片与绝缘电路基板的接合中主要实施焊接，但近年来，以高耐热性、高散热性、高可靠性等为目的，正在推进研究使用了银(Ag)等金属的纳米颗粒或微粒的烧结接合技术。在烧结接合技术中，基于能够在低温下接合并且在接合后成为与构成纳米颗粒或微粒的金属相同的熔点这样的特征，不提高接合温度就能够得到耐热性高且高可靠性的接合层。
[0004]专利文献1和2公开了以下内容：使用掩模来涂布糊状的烧结材料(烧结糊剂)，在烧结糊剂上搭载半导体芯片之后进行加热和加压。专利文献3公开了以下内容：以在烧结糊剂上搭载有半导体芯片的状态，在烧结糊剂的烧结前进行加热和加压。专利文献4公开了以下内容：在涂布了烧结糊剂之后取下掩模时会形成糊剂突起。专利文献5公开了一种在俯视时接合材料的外周缘比半导体元件的外周缘大的半导体装置。
[0005]现有技术文献
[0006]专利文献
[0007]专利文献1：美国专利第8253233号说明书
[0008]专利文献2：美国专利第8415207号说明书
[0009]专利文献3：美国专利第8835299号说明书
[0010]专利文献4：日本特开2019
‑
216183号公报
[0011]专利文献5：日本特开2018
‑
148168号公报

技术实现思路

[0012]专利技术要解决的问题
[0013]在烧结接合技术中主要使用烧结糊剂，但与焊接材料不同，由于不会熔融，因此烧结糊剂在印刷时的表面形状很重要。但是，在印刷烧结糊剂时，有时在烧结糊剂的表面的端部附近会形成突起部。当在烧结材料的表面形成突起部时，在将功率半导体芯片搭载在烧结糊剂上并进行接合时，会被不均匀地加压，有可能导致功率半导体芯片的损坏。另外，为了避开烧结糊剂的表面的突起部地搭载功率半导体芯片，需要采取烧结糊剂的多余的印刷区域，从而安装密度的提高受到限制。
[0014]鉴于上述问题，本专利技术的目的在于提供一种能够在搭载功率半导体芯片之前使烧
结糊剂的表面平坦化且能够实现高密度安装的半导体装置及其制造方法。
[0015]用于解决问题的方案
[0016]本专利技术的一个方式的主旨在于，一种半导体装置，具备：(a)导电板，其具有主面；(b)半导体芯片，其与导电板的主面相向地配置；以及(c)接合层，其具有配置在导电板与半导体芯片之间的烧结材料，其中，接合层的中央部的空隙率与接合层的端部的至少一部分的空隙率不同。
[0017]本专利技术的另一方式的主旨在于，一种半导体装置的制造方法，包括以下工序：(a)在导电板的主面涂布表面设置有突起部的烧结糊剂；(b)使烧结糊剂干燥；(c)通过对烧结糊剂进行加压来将突起部压扁，从而使烧结糊剂的表面平坦化；(d)在导电板的主面隔着烧结糊剂搭载半导体芯片；(e)通过加热和加压使烧结糊剂烧结而形成接合层，经由接合层将导电板与半导体芯片接合。
[0018]专利技术的效果
[0019]根据本专利技术，能够提供一种能够在搭载功率半导体芯片之前使烧结糊剂的表面平坦化且能够实现高密度安装的半导体装置及其制造方法。
附图说明
[0020]图1是第一实施方式所涉及的半导体装置的截面图。
[0021]图2是第一实施方式所涉及的半导体装置的一部分的俯视图。
[0022]图3是从图2的A
‑
A方向观察到的截面图。
[0023]图4是第一实施方式所涉及的半导体装置的制造方法的工序截面图。
[0024]图5是第一实施方式所涉及的半导体装置的制造方法的继图4之后的工序截面图。
[0025]图6是第一实施方式所涉及的半导体装置的制造方法的继图5之后的工序截面图。
[0026]图7是第一实施方式所涉及的半导体装置的制造方法的继图6之后的工序截面图。
[0027]图8是第一实施方式所涉及的半导体装置的制造方法的继图7之后的工序截面图。
[0028]图9是第一实施方式所涉及的半导体装置的制造方法的继图8之后的工序截面图。
[0029]图10是第一实施方式所涉及的半导体装置的制造方法的继图9之后的工序截面图。
[0030]图11是第一实施方式所涉及的半导体装置的制造方法的继图10之后的工序截面图。
[0031]图12是比较例所涉及的半导体装置的工序截面图。
[0032]图13是第二实施方式所涉及的半导体装置的制造方法的工序截面图。
[0033]图14是第二实施方式所涉及的半导体装置的制造方法的继图13之后的工序截面图。
[0034]图15是第三实施方式所涉及的半导体装置的制造方法的工序截面图。
[0035]图16是第三实施方式所涉及的半导体装置的制造方法的继图15之后的工序截面图。
[0036]图17是第四实施方式所涉及的半导体装置的制造方法的工序截面图。
[0037]图18是第四实施方式所涉及的半导体装置的制造方法的继图17之后的工序截面图。
[0038]图19是第五实施方式所涉及的半导体装置的截面图。
具体实施方式
[0039]下面，参照附图对第一实施方式～第五实施方式进行说明。在附图的记载中，对相同或类似的部分标注相同或类似的附图标记，并省略重复的说明。但是，附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比率等有时与实际情况不同。另外，附图相互之间也可能包含尺寸的关系或比率不同的部分。另外，以下所示的第一实施方式～第五实施方式例示了用于将本专利技术的技术思想具体化的装置和方法，本专利技术的技术思想并不将结构部件的材质、形状、构造、配置等特定为下述的内容。
[0040]另外，以下说明中的上下等方向的定义仅是为了便于说明而进行的定义，并不用于限定本专利技术的技术思想。例如，如果将对象旋转90
°
来进行观察，则上下变换为左右来阅读，如果将对象旋转180
°
来进行观察，则上下反转来阅读，这是不言而喻的。
[0041](第一实施方式)
[0042]如图1所示，第一实施方式所涉及的半导体装置(半导体模块)具备：绝缘电路基板1；半导体芯片(功率半导体芯片)3，其与绝缘电路基板1的主面(上表面)相向地配置；以及接合层2，其由配置在绝缘电路基板1与半导体芯片3之间的烧结材料构成。
[0043]绝缘电路基板1例如也可以是直接铜接合(DCB)基板、活性金属钎焊(AMB)基板等。绝缘电本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其特征在于，具备：导电板，其具有主面；半导体芯片，其与所述导电板的主面相向地配置；以及接合层，其具有配置在所述导电板与所述半导体芯片之间的烧结材料，其中，所述接合层的中央部的空隙率与所述接合层的端部的至少一部分的空隙率不同。2.根据权利要求1所述的半导体装置，其特征在于，所述接合层的中央部的空隙率比所述接合层的所述端部的一部分的空隙率高。3.根据权利要求2所述的半导体装置，其特征在于，所述接合层的中央部的空隙率比所述接合层的与所述端部的一部分相反的一侧的所述端部的另一部分的空隙率低。4.根据权利要求1所述的半导体装置，其特征在于，所述接合层的中央部的空隙率比所述接合层的所述端部的彼此相向的一部分的空隙率高。5.根据权利要求1所述的半导体装置，其特征在于，所述接合层的中央部的空隙率比所述接合层的所述端部的彼此相向的一部分的空隙率低。6.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，所述接合层的表面最大高度为10μm以下。7.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，所述接合层的尺寸与所述半导体芯片的尺寸一致。8.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，所述接合层的尺寸比所述半导体芯片的尺寸大。9.一种半导体装置的制造方法，其特征在于，包括以下工序：在导电板的主面涂布表面设置有突起部的烧结糊剂；使所述烧结糊剂干燥；通过对所述烧结糊剂进行加压来将所述突起部压扁，从而使所述烧结糊...

【专利技术属性】
技术研发人员：齐藤隆，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：