半导体器件和制造半导体器件的方法技术

在实施例中，提供了一种半导体器件(1000)，半导体器件(1000)包括用于切换负载电流的竖直功率FET(21)和用于驱动竖直功率FET的横向FET(22)，其中，竖直功率FET(21)被配置成提供第一导电类型的沟道，其中，横向FET(22)被配置成提供与第一导电类型相反的第二导电类型的沟道。竖直功率FET(21)和横向FET(22)单片地集成到第一导电类型的半导体衬底(20)中，并且横向FET(22)的漏极(25)电耦合到竖直功率FET(21)的栅极(26)。FET(21)的栅极(26)。FET(21)的栅极(26)。

【技术实现步骤摘要】
半导体器件和制造半导体器件的方法

技术介绍

[0001]用于功率电子应用的常见晶体管器件包括Si Si功率MOSFET和Si绝缘栅双极晶体管(IGBT)。功率晶体管器件可以在电路中用于功率控制。例如，两个功率晶体管器件可以被耦合以形成半桥电路，该半桥电路可以由栅极控制电路驱动以切换负载电流。
[0002]WO 01/72092A1公开了一种多芯片模块，其中电路的各种部件被包括在单个封装内。该电路包括提供半桥电路的高侧开关的第一功率MOSFET、提供半桥电路的低侧开关的第二功率MOSFET、以及用于控制高侧开关和低侧开关的切换的栅极驱动器。第一功率MOSFET、第二功率MOSFET和栅极驱动器每个都被提供为安装在模块内的单独封装部件。然而，希望减小用于功率控制的电路的尺寸。

技术实现思路

[0003]根据本公开，提供了一种半导体器件，所述半导体器件包括竖直功率FET(场效应晶体管)和横向FET。所述竖直功率FET被配置成提供第一导电类型的沟道，并且所述横向FET被配置成提供与第一导电类型相反的第二导电类型的沟道。所述竖直功率FET和所述横向FET被单片地集成到第一导电类型的半导体衬底中。横向FET的漏极电耦合到所述竖直功率FET的栅极。
[0004]根据本公开，提供了一种半导体器件，所述半导体器件包括被配置成切换负载电流的竖直功率FET(场效应晶体管)和被配置成驱动竖直功率FET的横向FET。所述竖直功率FET包括第一导电类型的沟道区，并且所述横向FET包括与第一导电类型相反的第二导电类型的沟道区。所述竖直功率FET和所述横向FET被单片地集成到第一导电类型的半导体衬底中。所述横向FET的漏极电耦合到所述竖直功率FET的栅极。
[0005]第一导电类型可以是n型，并且第二导电类型可以是p型，反之亦然。
[0006]所述竖直功率FET具有竖直漂移路径，竖直漂移路径基本上垂直于半导体衬底的第一表面延伸。相比之下，所述横向FET具有基本上平行于半导体衬底的第一表面延伸的漂移路径。
[0007]所述竖直功率FET可以是具有电荷补偿结构的竖直MOSFET或MISFET。所述横向FET可以是横向MOSFET或MISFET。
[0008]所述横向FET形成用于驱动所述竖直功率FET的栅极驱动器电路的一部分，因为所述横向FET的漏极电耦合到竖直功率FET的栅极。横向FET与功率竖直功率FET单片地集成，它将在半导体衬底中控制竖直功率FET。这种布置使得电路的物理尺寸能够被减小，并且横向FET和竖直功率FET之间电连接的长度能够被减小，从而减小了损耗并提高效率。
[0009]在一些实施例中，半导体衬底包括从第一表面延伸到半导体衬底中的第二导电类型的阱。横向FET形成在第二导电类型的阱中。
[0010]在一些实施例中，横向FET包括多个沟槽，每个沟槽具有基底和侧壁。沟槽从第一表面延伸到半导体衬底中。沟槽每个都可以具有细长带状形式，并且基本上彼此平行地延
伸。在沟槽的基底处布置栅极绝缘层，并且在栅极绝缘层上布置栅电极。
[0011]在一些实施例中，横向FET包括布置在半导体衬底的第一表面处的源极区和漏极区。所述沟槽的基底布置在半导体衬底中。因此，在沟槽的基底处布置在栅极绝缘层上的栅电极被布置在半导体衬底内并且在与源极区和漏极区不同的平面中。
[0012]在一些实施例中，横向FET还包括掺杂有第一导电类型的掺杂区。掺杂区布置于所述沟槽的基底处，并形成沟槽的基底。掺杂区可以具有比半导体衬底的掺杂水平更高的掺杂水平。该掺杂区形成横向FET的本体区。
[0013]在一些实施例中，横向FET还包括导电虚设场板，所述导电虚设场板布置在沟槽中，在栅电极上方并且与栅电极电绝缘。该虚设场板是由导电材料形成的，并且可以是电浮置的。在其它实施例中，所述横向FET的沟槽的位于栅电极上方的上部被填充有电绝缘材料。
[0014]在一些实施例中，竖直功率FET包括了多个沟槽，每个沟槽具有基底和侧壁，所述侧壁从第一表面延伸到半导体衬底中。竖直功率FET的每个沟槽包括布置在沟槽底部的场板和布置在场板上方并与场板电绝缘的栅电极。竖直功率FET的沟槽每个都可以具有细长条状结构，该细长条状结构彼此平行延伸，并且在一些实施例中也平行于横向FET的沟槽。
[0015]在横向FET中，栅电极布置在沟槽的基底处。与具有朝向沟槽的基底定位的场板和朝向沟槽的顶部布置的栅电极的竖直功率FET相比，横向FET具有相反的布置。
[0016]在一些实施例中，竖直功率FET的多个沟槽每个都用第一电绝缘层作衬里，所述第一电绝缘层在沟槽的基底上具有一定厚度，所述厚度大于布置在横向FET的沟槽的基底上的栅极绝缘层的厚度。这有助于在竖直功率FET的场板(其布置在竖直功率FET的沟槽的基底处)和半导体衬底之间提供电绝缘。
[0017]在一些实施例中，横向FET的多个沟槽和竖直功率FET的多个沟槽具有基本相同的深度，即沟槽的基底被布置在距第一表面基本相同的距离处。在一些实施例中，横向FET的多个沟槽和竖直功率FET的多个沟槽具有基本相同的宽度。这种布置使得能够使用相同的处理步骤(例如蚀刻步骤)来形成沟槽。
[0018]在一些实施例中，第一导电类型的半导体衬底提供竖直功率FET的竖直漂移区。并且在一些实施例中，第一导电类型的半导体衬底提供横向FET的本体区。
[0019]半导体衬底可以由单晶硅或在硅衬底上外延生长的外延沉积硅层(通常称为epi层)形成。
[0020]在一些实施例中，竖直功率FET还包括布置在漂移区上的第二导电类型的本体区、布置在第一表面处并且在本体区上或中的第一导电类型的源极区、以及布置在半导体衬底的与第一表面相对的第二表面处的漏极区。
[0021]在一些实施例中，由于半导体衬底包括第一导电类型，所以第二导电类型的阱与半导体衬底形成pn结。在一些实施例中，所述阱和半导体衬底之间的这个pn结被布置在比形成在竖直功率FET的本体区和漂移区之间的pn结离第一主表面更深的深度处。
[0022]在一些实施例中，所述半导体器件还包括被配置成驱动竖直功率FET的其它FET。所述其它FET被配置成提供第一导电类型的沟道。这与包括第二导电类型的沟道区的横向FET相反。所述其它FET单片地集成到半导体衬底中，并且具有电耦合到竖直功率FET的栅极的漏极。因此，所述其它FET的漏极电耦合到横向FET的漏极。横向FET和所述其它FET提供了
栅极驱动器电路的输出级，用于驱动竖直功率FET的栅极。
[0023]根据本公开，还提供了一种用于制造半导体器件的方法，所述半导体器件具有用于切换负载电流的竖直功率FET和用于驱动竖直功率FET的横向FET。所述方法包括在半导体衬底的第一表面中形成多个沟槽，所述半导体衬底具有第一导电类型。每个沟槽具有基底和侧壁。形成第一电绝缘层，第一电绝缘层作为沟槽的基底和侧壁的衬里，并朝向沟槽的中心留下未被第一电绝缘层占据的间隙。从所述多个沟槽的沟槽第一子集的基底本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件(1000)，包括：用于切换负载电流的竖直功率FET(21)，其中，所述竖直功率FET(21)被配置成提供第一导电类型的沟道；横向FET(22)，用于驱动所述竖直功率FET，其中，所述横向FET(22)被配置成提供与所述第一导电类型相反的第二导电类型的沟道；其中，所述竖直功率FET(21)和所述横向FET(22)单片地集成到第一导电类型的半导体衬底(20)中，并且所述横向FET(22)的漏极(25)电耦合到所述竖直功率FET(21)的栅极(26)。2.根据权利要求1所述的半导体器件(1000)，其中，所述半导体衬底(20)包括第一表面(28)和从所述第一表面(28)延伸到所述半导体衬底(20)中的第二导电类型的阱(30)，其中，所述横向FET(21)形成在所述阱(30)中并且包括多个沟槽(31)，每个沟槽包括基底(32)和侧壁(33)，其中，栅极绝缘层(34)布置在所述沟槽(31)的所述基底(32)处，并且栅电极(35)布置在所述栅极绝缘层(34)上。3.根据权利要求2所述的半导体器件(1000)，其中，所述横向FET(21)的源极区(51)和漏极区(52)被布置在所述第一表面(28)处，并且所述沟槽(31)的所述基底(32)被布置在所述半导体衬底(20)中。4.根据权利要求2或3所述的半导体器件(1000)，还包括导电虚设场板，所述导电虚设场板布置在所述沟槽(31)中，在所述栅电极(35)上方并且与所述栅电极(35)电绝缘。5.根据权利要求2
‑
4中任一项所述的半导体器件(1000)，其中，所述竖直功率FET(21)包括从所述第一表面(28)延伸到所述半导体衬底(20)中的多个沟槽(40)，其中，每个沟槽(40)包括布置在所述沟槽(40)的基底处的场板(43)以及布置在所述场板(43)上方并且与所述场板(43)电绝缘的栅电极(44)。6.根据权利要求5所述的半导体器件(1000)，其中，所述竖直功率FET(21)的所述多个沟槽(40)每个都用绝缘层(57)作衬里，所述绝缘层(57)在所述沟槽(40)的基底(41)上的厚度大于布置在所述横向FET(22)的沟槽(31)的基底(32)上的栅极绝缘层(34)的厚度。7.根据权利要求5或6所述的半导体器件(1000)，其中，所述横向FET(22)的所述多个沟槽(31)和所述竖直功率FET(21)的所述多个沟槽(40)具有基本相同的深度和基本相同的宽度。8.根据权利要求2
‑
7中任一项所述的半导体器件(1000)，其中，所述半导体衬底(20)包括所述竖直功率FET(22)的竖直漂移区(48)和所述横向FET(22)的本体区(53)，其中，所述竖直功率FET(21)还包括布置在所述漂移区(48)上的本体区(46)、布置在所述本体区(46)上的第一表面处的源极区(47)和布置在所述半导体衬底(20)的与所述第一表面(28)相对的第二表面(29)处的漏极区，其中，所述阱(30)与所述半导体衬底形成pn结，所述pn结被布置在比形成在所述竖直功率FET(21)的所述本体区(46)和所述漂移区(48)之间的pn结距离所述第一表面(28)更大的深度处。9.根据权利要求1
‑
8中任一项所述的半导体器件(1000)，还包括用于驱动所述竖直功率FET(21)的其它FET(50)，所述其它FET(50)被配置成具有第一导电类型的沟道，其中，所述其它FET(50)单片地集成到所述半导体衬底(20)中并且具有耦合到所述竖直功率FET(21)的栅极(44)的漏极(48)，其中，所述横向FET(22)和所述其它FET(50)提供了栅极驱动
器电路的输出级。10.一种用于制造半导体器件的方法，所述半导体器件具有用于切换负载电流的竖直功率FET和用于驱动所述竖直功率FET的横向FET，所述方法包括：在具有第一导电类型的半导体衬底(10)的第一表面(28)中形成多个沟槽(70)，每个沟槽(70)具有基底(71)和侧壁(72)；形成第一绝缘层(78)，所述第一绝缘层(78)作为所述沟槽(70)的基底(71)和侧壁(72)的衬里；在位于半导体衬底(20)的预定义区域(74)中的所述多个沟槽(70)的第一子集(73)中，从沟槽(70...

【专利技术属性】
技术研发人员：H，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：