降低表面电场型半导体器件及其制造方法技术

本发明专利技术提供一种降低表面电场型半导体器件及其制造方法。所述降低表面电场型半导体器件中，漂移区在所述栅电极下方至所述漏区的区域内的掺杂浓度多次变化而形成轻掺杂区和重掺杂区，所述轻掺杂区的掺杂浓度使得当漏源电压为低于额定工作电压的第一电压时轻掺杂区的载流子全部耗尽，所述重掺杂区的掺杂浓度使得当漏源电压为所述第一电压时重掺杂区的载流子未耗尽。所述漂移区为分段式结构，可同时实现高的击穿电压和低的导通电阻，形成该漂移区的工艺较简便，不需要增大器件面积，在提升降低表面电场型半导体器件性能的同时，能够改善现有技术存在的光罩数量增加、制造工艺复杂以及需增大器件面积的问题，有助于降低器件制作成本。作成本。作成本。

【技术实现步骤摘要】
降低表面电场型半导体器件及其制造方法


[0001]本专利技术涉及半导体
，尤其涉及一种降低表面电场型半导体器件以及一种降低表面电场型半导体器件的制造方法。

技术介绍

[0002]能够承受大电流和高电压的半导体器件如功率器件现已得到广泛应用，所述功率器件包括横向扩散金属氧化物半导体场效应晶体管，即LDMOSFET。
[0003]LDMOSFET在沟道区与漏区之间设置有漂移区。在大多数情形中，采用降低表面电场（reduced surface field，RESURF）结构可减小漏区所施加高电压的电击穿作用，RESURF结构通常设计为沿纵向和横向耗尽漂移区，从而降低漂移区表面附近的电场，提高器件截止状态的击穿电压（BVDSS）。
[0004]迄今为止，业界已提出各种各样的RESURF结构，例如由彼此相异的两种导电类型组成的RESURF区组成的双RESURF结构以及由一个第一导电类型RESURF区和两个第二导电类型RESURF区组成的三RESURF结构（参考“A New 800V Lateral MOSFET with Dual Conduction Paths”, D. R. Disney, A. K. Paul, M. Darwish, R. Basecki and V. Rumennik, International Symposium on Power Semiconductor Devices and Ics (ISPSD), pp. 399
‑
402, 2001），以及包括两个第一导电类型RESURF区以及两个第二导电类型RESURF区的四RESURF结构（参考US8106451B2）。这类技术已被用于AC/DC反激式开关模式电源（SMPS）。在一些应用中，对击穿电压BVDSS的要求为650V~700V以上。
[0005]通常，LDMOSFET截止状态下的击穿电压BVDSS与漏极
‑
源极间的导通状态下的电阻Rdson存在折衷关系。击穿电压BVDSS决定了器件可输出的额定电压。导通电阻Rdson决定了器件输出额定电流或额定功率等所需的器件面积。一方面，当将器件设计成具有更高的击穿电压BVDSS时，在许多情况下导通电阻Rdson增加。因此，每单位面积的电流额定值变小。虽然可以通过增加漂移区域的长度或减小漂移区域内的掺杂浓度来增大击穿电压BVDSS，但通常导致了导通电阻Rdson增大。因此，为了得到所希望的导通电阻Rdson，需要增大器件宽度。这种降低导通电阻Rdson的方法增加了器件的制造成本，因为器件面积增加。另一方面，如果将器件设计为减小导通电阻Rdson，则击穿电压BVDSS降低，器件的工作电压也降低。例如，如果提高漂移区域的掺杂浓度，则导通电阻Rdson可以减小，但击穿电压BVDSS也降低。
[0006]与具有单个RESURF区域的传统LDMOSFET相比，设有多个RESURF区的LDMOSFET能够改善导通电阻Rdson与击穿电压BVDSS之间的权衡取舍问题。然而，目前制造设有多个RESURF区的LDMOSFET存在光罩数量增加、制造工艺复杂化以及需增大器件面积等问题，导致器件制造成本增加。

技术实现思路

[0007]为了改善LDMOSFET的导通电阻Rdson与击穿电压BVDSS之间的权衡取舍问题以提
升LDMOSFET的性能，并且降低器件制作成本，本专利技术提供一种降低表面电场型半导体器件以及一种降低表面电场型半导体器件的制造方法。
[0008]一方面，本专利技术提供一种降低表面电场型半导体器件，所述降低表面电场型半导体器件包括：半导体衬底，具有第一导电类型；形成于所述半导体衬底内的漂移区、体区、形成于所述体区内的源区以及形成于所述漂移区内的漏区，所述体区具有第一导电类型，所述漂移区、所述源区和所述漏区具有第二导电类型；以及形成于所述半导体衬底上的栅电极，所述栅电极从所述体区横跨至所述漂移区，所述栅电极在所述源区和邻近所述漂移区表面的位置之间横向形成沟道；其中，所述漂移区在所述栅电极下方至所述漏区的区域内的掺杂浓度多次变化而形成轻掺杂区和重掺杂区，所述轻掺杂区的掺杂浓度使得当漏源电压为低于额定工作电压的第一电压时所述轻掺杂区的载流子全部耗尽，所述重掺杂区的掺杂浓度使得当所述漏源电压为所述第一电压时所述重掺杂区的载流子未耗尽。
[0009]可选地，所述轻掺杂区的宽度为所述漂移区的深度的1~1.5倍。
[0010]可选地，所述漂移区包括n个所述重掺杂区和（n
−
1）个所述轻掺杂区，n为大于1的整数。
[0011]可选地，n大于等于2且小于等于4。
[0012]可选地，所述漂移区在单位面积的半导体衬底表面沿深度方向上注入的掺杂剂总量满足：当所述漏源电压为低于所述额定工作电压且高于所述第一电压的第二电压时，所述高掺杂区和所述低掺杂区的载流子都被完全耗尽。
[0013]可选地，所述轻掺杂区的单位面积掺杂浓度为2.0
×
10
10
/cm2以上且2.5
×
10
11
/cm2以下。
[0014]可选地，所述重掺杂区的单位面积掺杂浓度高于所述轻掺杂区，所述重掺杂区的单位面积掺杂浓度为1.2
×
10
12
/cm2以上且2.8
×
10
12
/cm2以下。
[0015]可选地，所述轻掺杂区的深度小于所述重掺杂区的深度。
[0016]可选地，所述漂移区还包括位于相邻的所述轻掺杂区和所述重掺杂区之间的中度掺杂区，所述中度掺杂区的深度大于所述轻掺杂区的深度且小于所述重掺杂区的深度，所述中度掺杂区的掺杂浓度大于所述轻掺杂区的掺杂浓度且小于所述重掺杂区的掺杂浓度。
[0017]可选地，所述中度掺杂区的掺杂浓度为2.0
×
10
11
/cm2以上且9.0
×
11
/cm2以下。
[0018]另一方面，本专利技术提供一种上述降低表面电场型半导体器件的制造方法，所述制造方法包括：在具有第一导电类型的半导体衬底上形成图形化的光阻层；利用所述光阻层作为阻挡层，进行第二导电类型离子注入，在所述半导体衬底内形成漂移注入区；以及通过使掺杂物在所述半导体衬底内扩散，形成所述漂移区。
[0019]本专利技术提供的降低表面电场型半导体器件及其制造方法中，降低表面电场型半导体器件中的漂移区在所述栅电极下方至所述漏区的区域内的掺杂浓度多次变化而形成轻掺杂区和重掺杂区，所述轻掺杂区的掺杂浓度使得当漏源电压为低于额定工作电压的第一
电压时所述轻掺杂区的载流子全部耗尽，所述重掺杂区的掺杂浓度使得当所述漏源电压为所述第一电压时所述重掺杂区的载流子未耗尽。意想不到的效果是，所述漂移区为分段式结构，可同时实现高的击穿电压和低的导通电阻，改善了LDMOSFET的导通电阻与击穿电压之间的权衡取舍问题，形成该漂移区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低表面电场型半导体器件，其特征在于，所述降低表面电场型半导体器件包括：半导体衬底，具有第一导电类型；形成于所述半导体衬底内的漂移区、体区、形成于所述体区内的源区以及形成于所述漂移区内的漏区，所述体区具有第一导电类型，所述漂移区、所述源区和所述漏区具有第二导电类型；以及形成于所述半导体衬底上的栅电极，所述栅电极从所述体区横跨至所述漂移区，所述栅电极在所述源区和邻近所述漂移区表面的位置之间横向形成沟道；其中，所述漂移区在所述栅电极下方至所述漏区的区域内的掺杂浓度多次变化而形成轻掺杂区和重掺杂区，所述轻掺杂区的掺杂浓度使得当漏源电压为低于额定工作电压的第一电压时所述轻掺杂区的载流子全部耗尽，所述重掺杂区的掺杂浓度使得当所述漏源电压为所述第一电压时所述重掺杂区的载流子未耗尽。2.如权利要求1所述的降低表面电场型半导体器件，其特征在于，所述轻掺杂区的宽度为所述漂移区的深度的1~1.5倍。3.如权利要求1所述的降低表面电场型半导体器件，其特征在于，所述漂移区包括n个所述重掺杂区和（n
−
1）个所述轻掺杂区，n为大于1的整数。4.如权利要求3所述的降低表面电场型半导体器件，其特征在于，n大于等于2且小于等于4。5.如权利要求1所述的降低表面电场型半导体器件，其特征在于，所述漂移区在单位面积的半导体衬底表面沿深度方向上注入的掺杂剂总量满足：当所述漏源电压为低于所述额定工作电压且高于所述第一电压的第二电压时，所述重掺杂区和所述轻掺杂区的载流子都被完全耗尽。6.如权利要求1所述的降低表面电场型半导体器件，其特征在于，所述轻掺杂区的单位面积掺杂浓度为2.0
×
...

【专利技术属性】
技术研发人员：中野纪夫，北口裕久，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：