存储芯片的测试方法、测试机台及存储介质技术

本公开提供一种存储芯片的测试方法、测试机台及存储介质。测试方法包括：对目标字线对应的存储单元进行第一测试读操作，得到第一测试失效率；对目标字线对应的存储单元进行第二测试读操作和第三测试读操作至少之一，得到第二测试失效率和第三测试失效率至少之一；根据第一测试失效率与第二测试失效率和第三测试失效率至少之一，确定目标虚拟字线是否处于电位可控状态；第一测试读操作包括：在目标字线开启的阶段，使目标虚拟字线的电位保持为固定电压；第二测试读操作包括：在目标字线开启的阶段，使目标虚拟字线与目标字线的电位变化方向相同；第三测试读操作包括：在目标字线开启的阶段，使目标虚拟字线与目标字线的电位变化方向相反。方向相反。方向相反。

【技术实现步骤摘要】
存储芯片的测试方法、测试机台及存储介质


[0001]本公开涉及半导体
，尤其涉及一种存储芯片的测试方法、测试机台及存储介质。

技术介绍

[0002]目前，存储芯片在出厂前，需要对存储芯片进行老化测试，以消除存储芯片中的缺陷。当进行老化测试时，在直流应力(Direct Current stress，DC stress)下，需要对虚拟字线(dummy word line，DWL)执行开启和关闭的操作。但是，由于无法确定虚拟字线的电位是否可控，从而很可能影响老化测试的结果，导致存储芯片测试的可靠性差。

技术实现思路

[0003]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]本公开提供一种存储芯片的测试方法、测试机台及存储介质。
[0005]根据本公开实施例的第一方面，提供一种存储芯片的测试方法，所述存储芯片包括：
[0006]阵列排布的多个存储单元，其中，每个存储单元包括晶体管和与所述晶体管的第一端耦接的电容器；
[0007]多条位线，其中，每条位线与一行存储单元的晶体管的第二端耦接；
[0008]多条字线，其中，每条字线与一列存储单元的晶体管的控制端耦接；
[0009]至少一条虚拟字线，位于所述多条字线的至少一侧；
[0010]其中，所述至少一条虚拟字线中最靠近所述多条字线的虚拟字线作为目标虚拟字线，所述多条字线中最靠近所述目标虚拟字线的字线作为目标字线；
[0011]所述存储芯片的测试方法包括：
[0012]对所述目标字线对应的存储单元进行第一测试读操作，以得到第一测试失效率；
[0013]对所述目标字线对应的存储单元进行第二测试读操作和第三测试读操作至少之一，以得到第二测试失效率和第三测试失效率至少之一；以及
[0014]根据所述第一测试失效率与所述第二测试失效率和所述第三测试失效率至少之一，确定所述目标虚拟字线是否处于电位可控状态；
[0015]其中，所述第一测试读操作包括：
[0016]向所述目标字线对应的存储单元写入测试数据；以及
[0017]读取所述目标字线对应的存储单元的测试数据；其中，在所述目标字线的电位从关断电压向开启电压转变的阶段，所述目标虚拟字线保持浮置状态，或者，向所述目标虚拟字线施加电压，以预期使得所述目标虚拟字线的电位保持为固定电压；
[0018]其中，所述第二测试读操作和所述第一测试读操作的区别在于：在所述目标字线的电位从所述关断电压向所述开启电压转变的阶段，向所述目标虚拟字线施加电压，以预
期使得所述目标虚拟字线的电位变化方向与所述目标字线的电位变化方向相同；
[0019]所述第三测试读操作和所述第一测试读操作的区别在于：在所述目标字线的电位从所述关断电压向所述开启电压转变的阶段，向所述目标虚拟字线施加电压，以预期使得所述目标虚拟字线的电位变化方向与所述目标字线的电位变化方向相反。
[0020]根据本公开的一些实施例，所述存储芯片还包括：
[0021]多个感测放大器，分别与所述多条位线耦接；
[0022]其中，与正常读操作相比，在所述第一测试读操作中，提前控制所述感测放大器进入感测放大阶段，以使得读取所述目标字线对应的存储单元的测试数据时，出现部分测试数据读取失效。
[0023]根据本公开的一些实施例，在所述第二测试读操作和所述第三测试读操作至少之一中，提前控制所述感测放大器进入所述感测放大阶段的时间与所述第一测试读操作相同。
[0024]根据本公开的一些实施例，所述第一测试失效率的取值范围为7％
‑
20％。
[0025]根据本公开的一些实施例，向所述目标字线对应的存储单元写入的所述测试数据均为高逻辑数据，或者，所述测试数据均为低逻辑数据。
[0026]根据本公开的一些实施例，在所述第一测试读操作中，在所述目标字线的电位从所述关断电压向所述开启电压转变的阶段，所述目标虚拟字线保持所述浮置状态；
[0027]在所述第二测试读操作中，在所述目标字线的电位从所述关断电压向所述开启电压转变的阶段，向所述目标虚拟字线施加电压，以预期使得所述目标虚拟字线的电位从所述关断电压向所述开启电压转变；
[0028]在所述第三测试读操作中，在所述目标字线的电位从所述关断电压向所述开启电压转变的阶段，向所述目标虚拟字线施加电压，以预期使得所述目标虚拟字线的电位从所述开启电压向所述关断电压转变。
[0029]根据本公开的一些实施例，在所述第一测试读操作中，在所述目标字线的电位从所述关断电压向所述开启电压转变的阶段，向所述目标虚拟字线施加电压，以预期使得所述目标虚拟字线的电位保持为所述固定电压，其中，所述固定电压为第一电压；
[0030]在所述第二测试读操作中，在所述目标字线的电位从所述关断电压向所述开启电压转变的阶段，向所述目标虚拟字线施加电压，以预期使得所述目标虚拟字线的电位从所述第一电压向第二电压转变，所述第二电压和所述第一电压的差值与所述开启电压和所述关断电压的差值符号相同；
[0031]在所述第三测试读操作中，在所述目标字线的电位从所述关断电压向所述开启电压转变的阶段，向所述目标虚拟字线施加电压，以预期使得所述目标虚拟字线的电位从所述第一电压向第三电压转变，所述第三电压和所述第一电压的差值与所述开启电压和所述关断电压的差值符号相反。
[0032]根据本公开的一些实施例，根据所述第一测试失效率与所述第二测试失效率和所述第三测试失效率至少之一，确定所述目标虚拟字线是否处于电位可控状态，包括：
[0033]若所述第一测试失效率大于所述第二测试失效率，和/或，所述第一测试失效率小于所述第三测试失效率，确定所述目标虚拟字线处于电位可控状态；
[0034]否则，确定所述目标虚拟字线处于电位不可控状态。
[0035]本公开的第二方面提供一种测试机台，所述测试机台包括：
[0036]处理器；
[0037]用于存储处理器可执行指令的存储器；
[0038]其中，所述处理器被配置为执行如上所述的存储芯片的测试方法。
[0039]根据本公开实施例的第三方面，提供一种非临时性计算机可读存储介质，当所述存储介质中的指令由测试机台的处理器执行时，使得测试机台能够执行如上所述的存储芯片的测试方法。
[0040]本公开实施例所提供的存储芯片的测试方法、测试机台及存储介质中，确定待测的目标虚拟字线以及与目标虚拟字线对应的目标字线。对目标字线对应的存储单元进行第一测试读操作，以在目标虚拟字线不对目标字线的开启速度产生影响的情况下，得到第一测试失效率。对目标字线对应的存储单元进行第二测试读操作和第三测试读操作至少之一，以在目标虚拟字线对目标字线的开启速度产生影响的情况下，得到第二测试失效率和第三测试失效率至少之一。根据第一测试失效率与第二测试失效率和第三测试失效率至少之一，确定目标虚拟字线是否处于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储芯片的测试方法，其特征在于，所述存储芯片包括：阵列排布的多个存储单元，其中，每个存储单元包括晶体管和与所述晶体管的第一端耦接的电容器；多条位线，其中，每条位线与一行存储单元的晶体管的第二端耦接；多条字线，其中，每条字线与一列存储单元的晶体管的控制端耦接；至少一条虚拟字线，位于所述多条字线的至少一侧；其中，所述至少一条虚拟字线中最靠近所述多条字线的虚拟字线作为目标虚拟字线，所述多条字线中最靠近所述目标虚拟字线的字线作为目标字线；所述存储芯片的测试方法包括：对所述目标字线对应的存储单元进行第一测试读操作，以得到第一测试失效率；对所述目标字线对应的存储单元进行第二测试读操作和第三测试读操作至少之一，以得到第二测试失效率和第三测试失效率至少之一；以及根据所述第一测试失效率与所述第二测试失效率和所述第三测试失效率至少之一，确定所述目标虚拟字线是否处于电位可控状态；其中，所述第一测试读操作包括：向所述目标字线对应的存储单元写入测试数据；以及读取所述目标字线对应的存储单元的测试数据；其中，在所述目标字线的电位从关断电压向开启电压转变的阶段，所述目标虚拟字线保持浮置状态，或者，向所述目标虚拟字线施加电压，以预期使得所述目标虚拟字线的电位保持为固定电压；其中，所述第二测试读操作和所述第一测试读操作的区别在于：在所述目标字线的电位从所述关断电压向所述开启电压转变的阶段，向所述目标虚拟字线施加电压，以预期使得所述目标虚拟字线的电位变化方向与所述目标字线的电位变化方向相同；所述第三测试读操作和所述第一测试读操作的区别在于：在所述目标字线的电位从所述关断电压向所述开启电压转变的阶段，向所述目标虚拟字线施加电压，以预期使得所述目标虚拟字线的电位变化方向与所述目标字线的电位变化方向相反。2.根据权利要求1所述的存储芯片的测试方法，其特征在于，所述存储芯片还包括：多个感测放大器，分别与所述多条位线耦接；其中，与正常读操作相比，在所述第一测试读操作中，提前控制所述感测放大器进入感测放大阶段，以使得读取所述目标字线对应的存储单元的测试数据时，出现部分测试数据读取失效。3.根据权利要求2所述的存储芯片的测试方法，其特征在于，在所述第二测试读操作和所述第三测试读操作至少之一中，提前控制所述感测放大器进入所述感测放大阶段的时间与所述第一测试读操作相同。4.根据权利要求1所述的存储芯片的测试方法，其特征在于，所述第一测试失效率的取值范围为7％
‑
20％。5.根据权利要求1所述的存储芯片的测试...

【专利技术属性】
技术研发人员：杨杰，
申请(专利权)人：长鑫科技集团股份有限公司，
类型：发明
国别省市：