屏蔽栅MOS器件及其制造方法技术

本发明专利技术提供一种屏蔽栅MOS器件及其制造方法，本发明专利技术中终端区开口的衬底侧壁上形成有牺牲氧化层和栅氧化层一起作为隔离氧化层，终端区开口内屏蔽栅与多晶硅栅之间也是形成有牺牲氧化层和栅氧化层一起作为隔离氧化层；而有源区内开口侧壁仅形成有栅氧化层。本发明专利技术在不增加有源区的栅氧化层厚度的前提下，增加了终端区内开口的衬底侧壁上的隔离氧化层厚度，增加了终端区开口内屏蔽栅与多晶硅栅之间的隔离氧化层厚度，从而解决了HTRB测试中终端区容易出现失效点的问题，提高了屏蔽栅MOSFET器件的合格率。的合格率。的合格率。

【技术实现步骤摘要】
屏蔽栅MOS器件及其制造方法


[0001]本专利技术属于集成电路制造
，具体涉及一种屏蔽栅MOS器件及其制造方法。

技术介绍

[0002]屏蔽栅沟槽(Shield Gate Trench，SGT)型MOS器件是目前先进的功率MOSFET器件，能够降低系统的导通损耗和开关损耗，提高系统的使用效率。SGT型MOS器件的栅结构包括屏蔽栅和多晶硅栅，多晶硅栅用作栅电极，屏蔽栅通常也称为源多晶硅，都形成于沟槽中且相互通过隔离氧化层绝缘。根据屏蔽栅和多晶硅栅在沟槽中的设置位置不同，SGT型MOS器件通常分为上下结构和左右结构。如图1所示，左右结构中屏蔽栅01位于沟槽中且从沟槽底部延伸至沟槽顶部，两个多晶硅栅02位于沟槽的顶部且分居屏蔽栅01的左右两侧。
[0003]在对左右结构的MOSFET器件进行高温反向偏压试验(HTRB，High Temperature Reverse Bias)或击穿测试时，在终端区容易出现失效点，导致MOSFET器件不合格。

技术实现思路

[0004]本专利技术的目的在于提供一种屏蔽栅MOS器件及其制造方法，在不增加有源区的栅氧化层厚度的前提下，增加了终端区内开口的衬底侧壁上的隔离氧化层厚度，增加了终端区开口内屏蔽栅与多晶硅栅之间的隔离氧化层厚度，从而解决了屏蔽栅MOS器件在HTRB测试中终端区容易出现失效点的问题，提高了MOSFET器件的合格率。
[0005]本专利技术提供一种屏蔽栅MOS器件的制造方法，包括：
[0006]提供一衬底，所述衬底包括终端区和有源区；在所述终端区和所述有源区均形成至少一个沟槽；在所述沟槽的侧壁和底面形成屏蔽氧化层，并在所述沟槽中填满多晶硅，以形成屏蔽栅；刻蚀所述沟槽中位于所述屏蔽栅两侧的部分厚度的所述屏蔽氧化层，形成开口；
[0007]形成牺牲氧化层，所述牺牲氧化层至少覆盖所述开口的侧壁；
[0008]形成覆盖所述终端区的光阻层，以所述光阻层为掩膜刻蚀去除所述牺牲氧化层位于所述有源区的部分；去除所述光阻层；
[0009]形成栅氧化层，所述栅氧化层覆盖所述终端区的所述牺牲氧化层的表面以及所述有源区的所述衬底的上表面、所述屏蔽栅的上表面和所述开口的侧壁；
[0010]形成多晶硅栅，所述多晶硅栅填充位于所述终端区和所述有源区各自区域的所述开口。
[0011]进一步的，形成覆盖所述终端区的所述光阻层之后，去除所述牺牲氧化层位于所述有源区的部分之前，还包括：对所述有源区的衬底中进行第一类型的离子注入。
[0012]进一步的，形成所述多晶硅栅之后，还包括：对所述终端区和所述有源区的衬底中进行第二类型的离子注入；所述第一类型为N型，所述第二类型为P型；或者，所述第一类型为P型，所述第二类型为N型。
[0013]进一步的，形成所述牺牲氧化层，采用热氧化工艺或者化学气相沉积工艺或者先
热氧化工艺后化学气相沉积的工艺。
[0014]进一步的，位于所述终端区内的所述开口侧壁的所述牺牲氧化层和所述栅氧化层一起作为隔离氧化层，所述隔离氧化层的厚度为1500埃～2500埃。
[0015]进一步的，位于所述有源区内的所述开口侧壁的所述栅氧化层的厚度为700埃～1000埃。
[0016]进一步的，形成所述多晶硅栅之后，还包括：
[0017]形成层间介质层，所述层间介质层覆盖所述终端区和所述有源区的衬底，将所述栅氧化层和所述多晶硅栅均掩埋在内；
[0018]形成若干接触孔，所述接触孔贯穿所述层间介质层、所述栅氧化层和部分厚度的所述衬底，在所述接触孔中填充导电材料形成插塞，以将所述终端区和所述有源区的电极引出；
[0019]在所述层间介质层表面形成金属层。
[0020]本专利技术还提供一种屏蔽栅MOS器件，包括：
[0021]衬底，所述衬底包括终端区和有源区；所述终端区和所述有源区均形成有至少一个沟槽；
[0022]屏蔽栅，所述屏蔽栅位于所述沟槽中且从所述沟槽底部延伸至所述沟槽顶部；所述屏蔽栅靠下部分的侧壁和底部均与所述沟槽内表面之间形成有屏蔽氧化层；
[0023]所述沟槽内所述屏蔽栅靠上部分的两侧形成有开口，所述开口内均形成有多晶硅栅；
[0024]所述终端区所述开口的衬底侧壁与所述多晶硅栅之间形成有牺牲氧化层和栅氧化层，所述终端区所述开口内所述屏蔽栅与所述多晶硅栅之间也形成有所述牺牲氧化层和所述栅氧化层；
[0025]所述有源区所述开口侧壁仅形成有栅氧化层。
[0026]进一步的，屏蔽栅MOS器件还包括：位于所述有源区内相邻的所述沟槽之间的所述衬底中分布有自下而上层叠的第二注入区和第一注入区；所述第一注入区注入N型离子，所述第二注入区注入P型离子；或者，所述第一注入区注入P型离子，所述第二注入区注入N型离子。
[0027]进一步的，位于所述终端区内的所述开口侧壁的所述牺牲氧化层和所述栅氧化层一起作为隔离氧化层，所述隔离氧化层的厚度为1500埃～2500埃。
[0028]与现有技术相比，本专利技术具有如下有益效果：
[0029]本专利技术提供一种屏蔽栅MOS器件及其制造方法，包括：提供一衬底，衬底包括终端区和有源区；在终端区和有源区均形成至少一个沟槽；在沟槽的侧壁和底面形成屏蔽氧化层，并在沟槽中填满多晶硅，以形成屏蔽栅；刻蚀沟槽中位于屏蔽栅两侧的部分厚度的屏蔽氧化层，形成开口；形成牺牲氧化层，牺牲氧化层至少覆盖开口的侧壁；形成覆盖终端区的光阻层，以光阻层为掩膜刻蚀去除牺牲氧化层位于有源区的部分；去除光阻层；形成栅氧化层，栅氧化层覆盖终端区的牺牲氧化层的表面以及有源区的衬底的表面和开口的侧壁；形成多晶硅栅，多晶硅栅填充位于终端区和有源区各自区域的开口。本专利技术中终端区开口的衬底侧壁上层叠有牺牲氧化层和栅氧化层一起作为隔离氧化层，终端区开口内屏蔽栅与多晶硅栅之间也是层叠有牺牲氧化层和栅氧化层一起作为隔离氧化层；而有源区内开口侧壁
仅形成有栅氧化层。本专利技术在不增加有源区的栅氧化层厚度的前提下，增加了终端区内开口的衬底侧壁上的隔离氧化层厚度，增加了终端区开口内屏蔽栅与多晶硅栅之间的隔离氧化层厚度，从而解决了屏蔽栅MOS器件在HTRB测试中终端区容易出现失效点的问题，提高了MOSFET器件的合格率。
附图说明
[0030]图1为一种屏蔽栅MOS器件的结构图。
[0031]图2为本专利技术实施例的屏蔽栅MOS器件的制造方法流程示意图。
[0032]图3至图9为本专利技术实施例的屏蔽栅MOS器件的制造方法各步骤示意图。
[0033]其中，附图标记如下：
[0034]10
‑
衬底；10a
‑
基底；10b
‑
外延层；11
‑
屏蔽氧化层；12
‑
屏蔽栅；13
‑
牺牲氧化层；14
‑
光阻层；15
‑
第一注入区；16
‑
栅氧化层；17
‑本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种屏蔽栅MOS器件的制造方法，其特征在于，包括：提供一衬底，所述衬底包括终端区和有源区；在所述终端区和所述有源区均形成至少一个沟槽；在所述沟槽的侧壁和底面形成屏蔽氧化层，并在所述沟槽中填满多晶硅，以形成屏蔽栅；刻蚀所述沟槽中位于所述屏蔽栅两侧的部分厚度的所述屏蔽氧化层，形成开口；形成牺牲氧化层，所述牺牲氧化层至少覆盖所述开口的侧壁；形成覆盖所述终端区的光阻层，以所述光阻层为掩膜刻蚀去除所述牺牲氧化层位于所述有源区的部分；去除所述光阻层；形成栅氧化层，所述栅氧化层覆盖所述终端区的所述牺牲氧化层的表面以及所述有源区的所述衬底的上表面、所述屏蔽栅的上表面和所述开口的侧壁；形成多晶硅栅，所述多晶硅栅填充位于所述终端区和所述有源区各自区域的所述开口。2.如权利要求1所述的屏蔽栅MOS器件的制造方法，其特征在于，形成覆盖所述终端区的所述光阻层之后，去除所述牺牲氧化层位于所述有源区的部分之前，还包括：对所述有源区的衬底中进行第一类型的离子注入。3.如权利要求2所述的屏蔽栅MOS器件的制造方法，其特征在于，形成所述多晶硅栅之后，还包括：对所述终端区和所述有源区的衬底中进行第二类型的离子注入；所述第一类型为N型，所述第二类型为P型；或者，所述第一类型为P型，所述第二类型为N型。4.如权利要求1所述的屏蔽栅MOS器件的制造方法，其特征在于，形成所述牺牲氧化层，采用热氧化工艺或者化学气相沉积工艺或者先热氧化工艺后化学气相沉积的工艺。5.如权利要求1所述的屏蔽栅MOS器件的制造方法，其特征在于，位于所述终端区内的所述开口侧壁的所述牺牲氧化层和所述栅氧化层一起作为隔离氧化层，所述隔离氧化层的厚度为1500埃～2500埃。6.如权利要求1所述的屏蔽栅MOS器件的制造方法，其特征在...

【专利技术属性】
技术研发人员：石磊，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：