一种套刻精度的测量方法和测量图形技术

本发明专利技术提供一种套刻精度的测量方法和测量图形，方法包括形成套刻精度测量图形，测量图形包括对角分布的两组沿X方向延伸的多个条状图形和对角分布的两组沿Y方向延伸的多个条状图形；多个条状图形包括前层图形和嵌入前层图形对应的中心位置的后层图形；相邻的两个条状图形之间为有源区，前层图形为沟槽图形，后层图形为光刻胶图形；利用量测设备对套刻精度测量图形进行测量，获得X方向和Y方向的套刻测量值；利用量测设备计算沟槽外延过程中的图形偏移量，并根据图形偏移量对套刻精度进行修正。本发明专利技术利用套刻精度测量图形进行多组X/Y方向的套刻精度测量，并且利用沟槽外延过程中的图形偏移量对套刻精度进行修正，使得套刻位移偏差能够准确测量。移偏差能够准确测量。移偏差能够准确测量。

【技术实现步骤摘要】
一种套刻精度的测量方法和测量图形


[0001]本专利技术涉及半导体制造
，具体涉及一种套刻精度的测量方法和测量图形。

技术介绍

[0002]外延工艺后，现有产品的套刻精度(Overlay，OVL)很容易出现测量不准的现象。究其原因，是由于有源区(AA)或浅沟槽隔离沟槽(STItrench)中Epi(外延)层不是严格的保形生长，Epi层有偏移(不同Epi膜厚的偏移程度不一样)或左右边变形不一致,如图1所示，Epi层在沟槽中非对称生长，这导致后续光刻OVL不能准确测量。

技术实现思路

[0003]有鉴于此，本专利技术提供一种套刻精度的测量方法和测量图形，用以使得套刻位置偏移量能够准确测量。
[0004]本专利技术提供一种套刻精度的测量图形，所述套刻精度测量图形为方形，包括对角分布的两X图形和对角分布的两Y图形；所述X图形为沿X方向延伸的多个条状图形，所述Y图形为沿Y方向延伸的多个条状图形，所述多个条状图形包括前层图形和嵌入所述前层图形对应的中心位置的后层图形；其中相邻的两个所述条状图形之间为有源区，所述前层图形为沟槽图形，所述后层图形为光刻胶图形。
[0005]优选地，所述多个条状图形相互隔离设置。
[0006]优选地，所述X图形中的条状图形与所述Y图形中的条状图形的数目、长度相同且具有相同的排布。
[0007]优选地，所述后层图形具有多个条状图形。
[0008]本专利技术还提供一种套刻精度的测量方法，包括以下步骤：
[0009]步骤一、形成套刻精度测量图形；
[0010]步骤二、利用量测设备对所述套刻精度测量图形进行测量，获得X方向和Y方向的套刻测量值，所述套刻测量值的均值为套刻精度；
[0011]步骤三、利用量测设备计算沟槽外延过程中的图形偏移量，并根据所述图形偏移量对所述套刻精度进行修正。
[0012]优选地，步骤二和步骤三中所述量测设备为CDSEM机台。
[0013]优选地，步骤三中所述利用量测设备计算沟槽外延过程中的图形偏移量包括：
[0014]获取沟槽曲线；
[0015]利用电子扫描曲线两边的阈值，将90％阈值处作为沟槽两边顶端位置，将10％阈值处作为沟槽两边底端位置；
[0016]计算所述顶端位置与所述底端位置的差值得到所述沟槽两边的高度，所述沟槽两边的高度的差值为沟槽外延过程中的图形偏移量。
[0017]优选地，步骤三中所述图形偏移量为平均偏移量。
[0018]本专利技术利用前后层嵌入方式定位前后光刻层的OVL偏移，形成由多个条状前层沟槽图形和嵌入前层图形对应的中心位置的多个条状后层光刻胶图形构成的套刻精度测量图形，利用该套刻精度测量图形进行多组X/Y方向的套刻精度测量，并且利用沟槽外延过程中的图形偏移量对套刻精度进行修正，使得套刻位置偏移量能够准确测量。
附图说明
[0019]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其它目的、特征和优点将更为清楚，在附图中：
[0020]图1显示为Epi层在沟槽中非对称生长的示意图；
[0021]图2显示为本专利技术实施例的套刻精度测量图形的示意图；
[0022]图3显示为本专利技术实施例的套刻精度的测量方法的流程图；
[0023]图4显示为本专利技术实施例的沟槽曲线的示意图。
具体实施方式
[0024]以下基于实施例对本专利技术进行描述，但是本专利技术并不仅仅限于这些实施例。在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本专利技术。为了避免混淆本专利技术的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
[0025]此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
[0026]除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
[0027]在本专利技术的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0028]在半导体制造过程中，光刻工艺作为每一个技术代的核心技术而逐步发展。其中，通常需要用到数十次的光刻步骤，而影响光刻工艺误差的因素，除了光刻机的分辨率之外，还有对准的精确度。通过确保每一道光刻工艺的对准精度，即可提高当层和前层在一定范围内的对准，即套刻精度(Overlay，OVL)。由于半导体集成电路的制造是通过多层膜层叠加而成，若当层和前层出现较大的位置对准偏差时，即会导致制备出的器件无法正常工作。因此，光刻工艺中的套刻精度至关重要，需满足设计需求。鉴于沟槽外延工艺后，Epi层在沟槽中非对称生长，导致现有产品的套刻精度很容易出现测量不准的现象，本专利技术提出一种套刻精度的测量方法和测量图形。下面结合附图并通过具体实施方式来进一步说明本专利技术的技术方案。
[0029]图2显示为本专利技术实施例的套刻精度测量图形的示意图。如图2所示，本专利技术实施例的套刻精度测量图形为方形，包括对角分布的两X图形和对角分布的两Y图形，X图形为沿X方向延伸的多个条状图形，Y图形为沿Y方向延伸的多个条状图形，多个条状图形由前层图形和嵌入前层图形对应的中心位置的后层图形构成，相邻的两个条状图形之间为有源区(AA)，前层图形为沟槽图形(STI)，后层图形为光刻胶图形(PR)。其中多个条状图形相互隔
离设置，X图形中的条状图形与Y图形中的条状图形的数目、长度相同且具有相同的排布。后层图形具有多个条状图形，如图2所示，后层图形有3个条状图形。
[0030]本专利技术实施例的套刻精度测量图形利用前后层嵌入方式定位前后光刻层的OVL偏移，形成由多个条状前层沟槽图形和嵌入前层沟槽图形对应的中心位置的多个条状后层光刻胶图形构成的测量图形单元，并且设置两组X和两组Y方向的测量图形单元构成套刻精度测量图形，使得外延工艺前后光刻的套刻精度(位置偏移量)能够准确测量。
[0031]图3显示为本专利技术实施例的套刻精度的测量方法的流程图。如图3所示，本专利技术实施例的套刻精度的测量方法包括如下步骤：
[0032]步骤一、形成套刻精度测量图形。
[0033]本专利技术实施例的套刻精度测量图形如上述所述，包括对角分布的两组沿X方向延伸的多个条状图形和对角分布的两组沿Y方向延伸的多个条状图形。多个条状图形包括前层图形和嵌入前层图形对应的中心位置的后层图形。相邻的两个条状图形之间为有源区，前层图形为沟槽图形，后层图形为光刻胶图形。
[0034]步骤二、利用量测设备对套刻精度测量图形进行测量，获得X方向和Y方向的套刻测量值，套刻测量值的均值为套刻精度。
[0035]本专利技术实施例中，量测设备为CDSEM(关键尺寸扫描电子显微镜)机台。一般，套刻精度的测量采用光学的图像识别技术，但在本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种套刻精度测量图形，其特征在于，所述套刻精度测量图形为方形，包括对角分布的两X图形和对角分布的两Y图形；所述X图形为沿X方向延伸的多个条状图形，所述Y图形为沿Y方向延伸的多个条状图形，所述多个条状图形包括前层图形和嵌入所述前层图形对应的中心位置的后层图形；其中相邻的两个所述条状图形之间为有源区，所述前层图形为沟槽图形，所述后层图形为光刻胶图形。2.根据权利要求1所述的套刻精度测量图形，其特征在于，所述多个条状图形相互隔离设置。3.根据权利要求2所述的套刻精度测量图形，其特征在于，所述X图形中的条状图形与所述Y图形中的条状图形的数目、长度相同且具有相同的排布。4.根据权利要求1所述的套刻精度测量图形，其特征在于，所述后层图形具有多个条状图形。5.一种采用权利要求1
‑
4任意一项所述的套刻精度测量图形的套刻精度的测量方法，其特征在于，包括以下步骤：步骤...

【专利技术属性】
技术研发人员：张博，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：