一种电感、电感器组及电子设备制造技术

本实用新型专利技术提供一种电感、电感器组及电子设备，电感包括：多个电感器单元堆叠而成的电感器，每个所述电感器单元均包括导电层，每个所述电感器单元的导电层之间通过介电层隔离；在多个电感器单元的堆叠结构内部包括贯通堆叠结构的磁芯通孔，在磁芯通孔中包括磁芯；在多个电感器单元的堆叠结构的一部分形成延伸到磁芯通孔的切口，各个所述电感器单元的导电层形成为电感线圈；将多个电感器单元的电感线圈的首部和尾部形成阶梯型，所述阶梯型露出各个所述电感器单元的电感线圈的首部和尾部的部分导电层；以及在从阶梯型露出的各个所述电感器单元的部分导电层上形成电连接组件，将多个电感器单元串联。个电感器单元串联。个电感器单元串联。

【技术实现步骤摘要】
一种电感、电感器组及电子设备


[0001]本
技术实现思路
涉及集成电路，更具体而言，涉及一种电感、电感器组及电子设备。

技术介绍

[0002]随着集成电路制造技术的发展，现有技术中已经将集成电路制造技术应用于电感元件的生产制造中。随着所安装的电子设备的高功能化及高度集成化，电感器需要在高集成度、高Q、低电阻等性能方面提高，以适应半导体元件的集成度。市场现有薄膜电感器大多是基于单层薄膜的螺旋结构，还有一些大参数电感通过叠层结构来实现，这些结构的可调节性不足，无法根据器件需要便捷的调整电感参数，因此对于独立的功率电感，如何提高垂直方向的利用率将平面结构的电感扩展到三维，同时提高电感的性能、集成度和可调节性成为亟待解决的问题。
[0003]本
技术实现思路
针对上述技术问题，设计出一种新颖的电感结构和制造方法，既能够兼容现有集成电路工艺，避免所述电感存在如现有平面电感和叠层结构空间利用率、集成度和可调节性不足等缺陷，又能在减小电感体积、微型化、高容量、低电阻、可靠性和低成本的基础上，进一步提高所述电感的调节的灵活性。

技术实现思路

[0004]在下文中将给出关于本
技术实现思路
的简要概述，以便提供关于本
技术实现思路
某些方面的基本理解。应当理解，此概述并不是关于本
技术实现思路
的穷举性概述。它并不是意图确定本
技术实现思路
的关键或重要部分，也不是意图限定本
技术实现思路
的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
[0005]根据本
技术实现思路
的一方面,提供一种电感，包括：
[0006]多个电感器单元堆叠而成的电感器，每个所述电感器单元均包括导电层，每个所述电感器单元的导电层之间通过介电层隔离；在多个电感器单元的堆叠结构内部包括贯通堆叠结构的磁芯通孔，在磁芯通孔中包括磁芯；在多个电感器单元的堆叠结构的一部分形成延伸到磁芯通孔的切口，各个所述电感器单元的导电层形成为电感线圈；每个上层的电感器单元的电感线圈在衬底上表面的投影都落在下层的电感器单元的电感线圈在所述衬底上表面投影的范围内，从而将多个电感器单元的电感线圈的首部和尾部形成阶梯型，所述阶梯型露出各个所述电感器单元的电感线圈的首部和尾部的部分导电层；以及在从阶梯型露出的各个所述电感器单元的部分导电层上形成电连接组件，将多个电感器单元串联。
[0007]进一步的，其中，在磁芯通孔中还包括围绕磁芯的介电材料，将磁芯与周边隔离。
[0008]进一步的，其中，在多个电感器单元的堆叠结构上形成平坦化绝缘层，在平坦化绝缘层中形成通孔，在通孔中形成所述电连接组件。
[0009]进一步的，其中，所述介电层选自氧化硅层、氧化硅/氮化硅层、氧化硅/氮化硅/氧化硅层、氧化铪、氧化铝、氧化锆、氧化钛、氧化钌及其组合。
[0010]进一步的，其中，所述导电层选自金属或高掺杂的半导体材料。
[0011]进一步的，其中，电连接组件将各个所述电感器单元的电感线圈首尾相连，从而将多个电感器单元串联。
[0012]进一步的，其中，最下层的所述电感器单元的导电层和最上层的所述电感器单元的导电层的电连接组件分别连接外部互连。
[0013]进一步的，其中，在形成切口时，各个所述电感器单元的导电层被形成为围绕所述磁芯的螺旋形的电感线圈。
[0014]根据本
技术实现思路
的另一方面,提供一种电感器组，包括本技术所述的多个电感，所述多个电感在所述衬底上间隔排列。
[0015]根据本
技术实现思路
的另一方面,提供一种电子设备，包括本技术的电感器组。
[0016]有益效果
[0017]本
技术实现思路
的方案至少能有助于实现如下效果：本技术的电感制作工艺简单，兼容现有集成电路工艺，电感值方便调整，产品集成度高，兼容性好，生产成本低，封装的便捷性好，易于实现微型化、大功率密度、低电阻、高Q。
附图说明
[0018]参照附图下面说明本
技术实现思路
的具体内容，这将有助于更加容易地理解本
技术实现思路
的以上和其他目的、特点和优点。附图只是为了示出本
技术实现思路
的原理。在附图中不必依照比例绘制出单元的尺寸和相对位置。
[0019]图1示出本
技术实现思路
的电感器组的示意图；
[0020]图2示出了本
技术实现思路
第一实施方案电感器结构的透视立体图；
[0021]图3示出了本
技术实现思路
第一实施方案电感器结构的立体图；
[0022]图4示出了本
技术实现思路
电感器制作方法的流程图；
[0023]图5示出了本
技术实现思路
第二实施方案电感器结构的透视示意图。
具体实施方式
[0024]在下文中将结合附图对本
技术实现思路
的示例性公开内容进行描述。为了清楚和简明起见，在说明书中并未描述实现本
技术实现思路
的所有特征。然而，应该了解，在开发任何这种实现本
技术实现思路
的过程中可以做出很多特定于本
技术实现思路
的决定，以便实现开发人员的具体目标，并且这些决定可能会随着本
技术实现思路
的不同而有所改变。
[0025]在此，还需要说明的是，为了避免因不必要的细节而模糊了本
技术实现思路
，在附图中仅仅示出了与根据本
技术实现思路
的方案密切相关的器件结构，而省略了与本
技术实现思路
关系不大的其他细节。
[0026]应理解的是，本
技术实现思路
并不会由于如下参照附图的描述而只限于所描述的实施形式。本文中，在可行的情况下，不同实施方案之间的特征可替换或借用、以及在一个实施方案中可省略一个或多个特征。
[0027]第一实施方案
[0028]图1
‑
3示出本
技术实现思路
电感器结构的第一实施方案，其中相同的附图标记表
示相同的部件。
[0029]图1为本实施方案的电感器组的示意图，图2为本实施方案的电感器结构的透视立体图。从图1中可见，在一衬底10上形成有电感器组，包括间隔排列的N个电感器20(图中示例性给出两个电感器)，其中N为自然数，N个电感器20可以在衬底上以矩阵方式排列。例如可以将N设置成5000，但本领域技术人员应当理解的是，所述电感器的数量可以根据实际需要灵活设置，在本技术中不对其进行具体限制。所述衬底示例性的可以为：单晶/多晶硅衬底(Si)、绝缘体上硅衬底(SOI)、III
‑
V族元素的化合物衬底、玻璃衬底、陶瓷衬底等与所述半导体工艺兼容的衬底材料即可，下面以硅衬底为例进行说明。
[0030]图2为图1中单个电感器20的透视立体图，由图2可知，在所述硅衬底10上形成多个介电层/导电层的层叠结构。
[0031]每个电感器20中可以包括M个层叠的电感器单元，其中M为自然数。例如可以将M设置为100个以上，但本领域技术人员应当理解的是，所述电感器单元的数量可以根据实际需要灵活设置，在本技术中不对其进行具体限制。每一个电感器单元包括由导电层形成的电感线圈，各个电感器单元的由导电层形成的电感线圈之间通过介电层隔离。
[0032]将所述电感器20中层叠的所述电感器单元距离所述衬本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电感，其特征在于，包括：多个电感器单元堆叠而成的电感器，每个所述电感器单元均包括导电层，每个所述电感器单元的导电层之间通过介电层隔离；在多个电感器单元的堆叠结构内部包括贯通堆叠结构的磁芯通孔，在磁芯通孔中包括磁芯；在多个电感器单元的堆叠结构的一部分形成延伸到磁芯通孔的切口，各个所述电感器单元的导电层形成为电感线圈；每个上层的电感器单元的电感线圈在衬底上表面的投影都落在下层的电感器单元的电感线圈在所述衬底上表面投影的范围内，从而将多个电感器单元的电感线圈的首部和尾部形成阶梯型，所述阶梯型露出各个所述电感器单元的电感线圈的首部和尾部的部分导电层；以及在从阶梯型露出的各个所述电感器单元的部分导电层上形成电连接组件，将多个电感器单元串联。2.如权利要求1所述的电感，其中在磁芯通孔中还包括围绕磁芯的介电材料，将磁芯与周边隔离。3.如权利要求1所述的电感，在多个电感器单元的堆叠结构上形成平坦化绝缘层，...

【专利技术属性】
技术研发人员：邵国望，
申请(专利权)人：微聚半导体江苏有限公司，
类型：新型
国别省市：