存储器设备及其存取方法以及制造方法技术

本公开提供一种存储器设备及一种用于存取3D垂直存储器阵列的方法。所述3D垂直存储器阵列包括在由绝缘材料彼此分离的平面中组织的字线、垂直于所述字线平面的位线、耦合在相应字线与相应位线之间的存储器单元。所述设备还包括控制器，其经配置以选择多个字线、选择多个位线及同时存取多个存储器单元，其中每一存储器单元位于选定字线与选定位线的交叉点处。所述方法包括选择多个字线、选择多个位线及同时存取多个存储器单元，其中每一存储器单元位于所述选定多个字线中的选定字线与所述选定多个位线中的选定位线的交叉点处。还描述一种制造3D垂直存储器阵列的方法。一种制造3D垂直存储器阵列的方法。一种制造3D垂直存储器阵列的方法。

【技术实现步骤摘要】
【国外来华专利技术】存储器设备及其存取方法以及制造方法


[0001]本公开涉及电子学领域，且更具体来说涉及一种支持读取/写入并行性的存储器设备及其存取方法。

技术介绍

[0002]存储器装置广泛用于在各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似者)中存储信息。通过编程存储器装置的不同状态而存储信息。例如，二进制装置具有通常由逻辑“1”或逻辑“0”表示的两个状态。在其它系统中，可存储多于两个状态。为存取所述经存储信息，所述电子装置的组件可读取或感测所述存储器装置中的经存储状态。为存储信息，所述电子装置的组件可在所述存储器装置中写入或编程状态。
[0003]存在多种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器单元即使在不存在外部电源的情况下还可维持其经存储逻辑状态达延长时间段。易失性存储器单元可随时间丢失其经存储状态，除非其通过外部电源周期性刷新。
[0004]存储器资源在电子装置及其它运算环境中具有无数应用。对更小且更节能装置的持续驱动导致传统存储器装置的缩放问题。因此，当前需要可潜在地比传统存储器装置规模更小且具有更佳性能的存储器装置。最难解决的一个问题的是读取/写入吞吐量，其通常受存取操作中的并行性限制。
[0005]在常规基于硫属化物的存储器单元阵列中，对同一物理阵列(例如，存储器片块)内的存储器单元的并行存取强烈受限于架构。首先，无法在不影响其它未经寻址存储器单元的情况下同时对不同字线(WL)/位线(BL)对上的存储器单元进行寻址。例如，如果经寻址存储器单元位于WL
J
/BL
K
及WL
M
/BL
N
的交叉点处，其中WL
X
及BL
Y
分别表示存储器阵列中的字线X及位线Y，那么在经寻址字线/位线的交叉点处的未经寻址单元也将偏压(例如，WL
J
/BL
N
及WL
M
/BL
K
)，因为相应存取线与经寻址单元共享。
[0006]此外，由于电流相关限制，通常无法在相同的WL(或BL)上有效地寻址一对或多个存储器单元。事实上，一旦一个存储器单元急变或到达阈值，驱动的电流产生与存取线电阻相关联的电压降，因此抑制共享相同存取线的第二单元的可能急变。换句话说，存取线(例如，WL(或BL))上的欧姆电压降取决于由经寻址存储器单元的物理位置及经寻址存储器单元驱动的总电流，所述总电流通常可依据存储在其中的数据而变化；此位置及数据相依性是无法管理的，且可导致故障。
[0007]在本公开中，公开一种适用于并行存取的3D垂直存储器阵列。本公开进一步涉及存储器存取方法的改进；例如，存储器单元的读取/写入并行性，以便增加吞吐量且改进性能。还描述一种制造3D垂直存储器阵列的方法。
附图说明
[0008]图1是根据本公开的实施例的支持读取/写入并行性的实例性3D垂直存储器阵列的图。
[0009]图1A是根据本公开的实施例的支持读取/写入并行性的3D存储器阵列的实例的示意性俯视图。
[0010]图1B是根据本公开的实施例的支持图1A中展示的读取/写入并行性的3D存储器阵列的示意性横截面视图。
[0011]图2展示根据本公开的实施例的支持读取/写入并行性的实例性3D垂直存储器阵列的图。
[0012]图3是说明根据本公开的实施例的用于读取/写入并行性的方法的流程图。
[0013]图4是根据本公开的实施例的支持读取/写入并行性的存储器设备的框图。
[0014]图5是根据本公开的实施例的可在支持读取/写入并行性的3D垂直存储器阵列中使用的简化存储器单元。
具体实施方式
[0015]本公开涉及具有增加的存储器单元密度及降低功耗的三维(3D)垂直自选择存储器阵列及其制造方法。
[0016]3D垂直存储器阵列可包括在通过绝缘材料彼此分离的平面中组织的字线。存储器阵列还可包括垂直于字线平面的位线。存储器单元可耦合于相应字线与相应位线之间。控制器可经配置以选择多个字线、选择多个位线及同时存取多个存储器单元，其中每一存储器单元位于选定字线与选定位线的交叉点处。
[0017]一行位线中的每一位线可耦合到具有共同栅极及耦合到感测线的相应第一节点的一行选择晶体管中的相应选择晶体管(例如，薄膜晶体管(TFT))。可将通过栅极电压施加到共同栅极而启用所述一行选择晶体管。为了选择位线，可将位线选择电压施加到行中的对应选择晶体管的第一节点。可同时选择多个位线。位线取消选择电压可施加到行中的对应第二选择晶体管的第一节点。位线驱动器可选择性地驱动选定或取消选择的位线；每一位线驱动器可经配置以驱动耦合到对应选定位线的单个单元。
[0018]可施加字线选择电压而选择每一字线，所述字线选择电压可具有相对于位线选择电压的极性相反的极性。可同时选择多个字线，并且可同时存取多个存储器单元，每一存储器单元位于选定字线与选定位线的交叉点处。
[0019]可在每一字线平面上提供具有叉指状字线指状物的字线板对。字线板的脊部分可收集耦合到选定多个字线指状物的同时存取的多个存储器单元的总电流。脊部分可具有大于任何字线指状物的宽度的宽度。字线板驱动器可将字线板(以及因此耦合到其的所有字线指状物及并行存取的相应存储器单元)驱动到所要字线选择电压，或驱动到字线取消选择电压。
[0020]可将禁止电压施加到与所述一行选择晶体管不同的第三选择晶体管的相应行的对应多个共同栅极而取消选择不同行上的位线。可施加字线取消选择电压或浮动电压而取消选择不同平面上的字线。位线及/或字线取消选择电压可为位线与字线选择电压之间的中间电压。在一些情况中，选择电压可具有相反极性及相同或大约相同的振幅。在一些情况
中，取消选择电压可为接地或虚拟接地电压。
[0021]存储器阵列可包含穿过导电材料及绝缘材料的交替层的导电触点及开口的布置，其可减小存储器单元之间的间距，同时维持电介质厚度以维持将施加到存储器阵列的电压。
[0022]在一些实例中，3D存储器阵列可包含具有以图案(例如，几何图案)布置的多个触点的衬底及在衬底上形成的第一绝缘材料(例如，电介质材料)。导电材料的多个平面可通过第二绝缘材料(例如，电介质材料)彼此分离并形成在衬底材料上。导电材料的平面可为字线的实例。
[0023]制造3D垂直存储器阵列的方法可包括形成多个字线平面，所述字线平面通过其间形成的绝缘材料彼此分离。
[0024]在制造此存储器阵列期间，沟槽可形成为分离奇数及偶数WL线平面的形状，以产生“梳状”结构(例如，具有指状物及指状物之间具有空间的结构)。沟槽可具有任何几何配置，并包含以固定距本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于存取3D垂直存储器阵列的方法，其包括：选择多个字线；选择多个位线；同时存取多个存储器单元，其中每一存储器单元位于所述选定多个字线中的选定字线与所述选定多个位线中的选定位线的交叉点处。2.根据权利要求1所述的方法，其中选择多个位线包括：将通过栅极电压(V
PG
)施加到一行选择晶体管的共同栅极；及将选择电压(V
SEL
)施加到所述行中的选择晶体管的第一节点，每一选择晶体管耦合到相应选定位线。3.根据权利要求2所述的方法，其中选择多个位线进一步包括：将取消选择电压(V
DESEL
)施加到所述行中的第二选择晶体管的第一节点，每一第二选择晶体管耦合到相应取消选择位线。4.根据权利要求2所述的方法，其进一步包括：将禁止电压(V
INHIBIT
)施加到与所述行选择晶体管不同的第三选择晶体管的相应行的多个共同栅极。5.根据权利要求2所述的方法，其中所述选择晶体管包括薄膜晶体管(TFT)。6.根据权利要求1所述的方法，其中选择多个字线包括：将字线选择电压(V
SEL2
)施加到所述选定多个字线。7.根据权利要求6所述的方法，其中选择多个字线进一步包括：将字线取消选择电压(V
DESEL2
)施加到取消选择的字线。8.根据权利要求6所述的方法，其进一步包括：将字线取消选择电压或浮动电压施加到多个字线以取消选择所述多个字线。9.根据权利要求1所述的方法，其进一步包括：将位线选择电压(V
SEL
)施加到所述选定多个位线以选择所述多个位线；将字线选择电压(V
SEL2
)施加到所述选定多个字线以选择所述多个字线；其中所述字线选择电压(V
SEL2
)具有与所述位线选择电压(V
SEL
)的极性不同的极性，且所述字线选择电压(V
SEL2
)具有与所述位线选择电压(V
SEL
)的振幅相同的振幅。10.根据权利要求9所述的方法，其进一步包括：将位线取消选择电压(V
DESEL
)施加到取消选择的位线以取消选择所述取消选择的位线；将字线取消选择电压(V
DESEL2
)施加到取消选择的字线以取消选择所述取消选择的字线；其中位线取消选择电压(V
DESEL
)及所述字线取消选择电压(V
DESEL2
)是相同电压。11.根据权利要求1所述的方法，其中选择多个位线包括：选择所述存储器阵列中的交替位线，选择所述存储器阵列中的所述位线的子集，及/或基于要编程的数据选择所述存储器阵列中的位线。12.根据权利要求1所述的方法，其进一步包括：通过相应位线来收集所述同时存取的多个存储器单元中的每一存储器单元的电流。13.根据权利要求1所述的方法，其进一步包括：
通过耦合到所述多个字线的字线板的脊部分来收集所述同时存取的多个存储器单元的总电流，所述脊部分具有比所述多个字线中的每一字线的宽度更大的宽度。14.根据权利要求1所述的方法，其进一步包括：用选择性地耦合到所述每一位线的相应位线驱动器驱动所述选定多个位线中的每一位线，及用并联耦合到所述多个字线的字线板驱动器驱动所述选定多个字线。15.根据权利要求14所述的方法，其中所述相应位线驱动器经配置以驱动单个存储器单元且所述字线板驱动器经配置以驱动所述同时存取的多个存储器单元。16.一种存储器设备，其包括：3D垂直存储器阵列，其包括在通过绝缘材料彼此分离的平面中组织的字线；位线，其垂直于所述字线平面；存储器单元，其耦合在相应字线与相应位线之间；及控制器，其经配置以：选择多个字线；选择多个位线；及同时存取多个存储器单元，其中每一存储器单元位于选定字线与选定位线的交叉点处。17.根据权利要求16所述的存储器设备，其中所述控制器进一步经配置以：将通过栅极电压电压(V
PG
)施加到一行选择晶体管的共同栅极；及将选择电压(V
SEL
)施加到所述行的选择晶体管的第一节点，每一选择晶体管耦合到相应选定位线。18.根据权利要求17所述的存储器设备，其中所述控制器进一步经配置以...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：