半导体装置及半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种能够提高半导体装置的良率的半导体装置及半导体装置的制造方法。实施方式的半导体装置具备：配线衬底；第1半导体芯片，设置在所述配线衬底的面上；树脂膜，覆盖所述第1半导体芯片；及第2半导体芯片，芯片面积比所述第1半导体芯片大，贴附在所述树脂膜的上表面而安装在所述配线衬底；在从所述第1及第2半导体芯片的积层方向观察时，所述树脂膜整体处于所述第2半导体芯片的底面的内侧区域内。内。内。

【技术实现步骤摘要】
半导体装置及半导体装置的制造方法
[0001][相关申请案][0002]本申请案享有以日本专利申请案2022
‑
024647号(申请日：2022年2月21日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。


[0003]本专利技术的实施方式涉及一种半导体装置及半导体装置的制造方法。

技术介绍

[0004]在将多个半导体芯片安装在印刷配线衬底等配线衬底上的半导体装置中，有时将多个半导体芯片中尺寸较小的半导体芯片直接安装在配线衬底上，从该半导体芯片之上，利用具有粘接性的树脂膜将尺寸较大的半导体芯片贴附并安装在配线衬底。
[0005]此时，有时树脂膜从尺寸较大的半导体芯片的端部突出。由此，由于突出的树脂膜，而阻碍半导体膜上的半导体芯片与配线衬底的电连接，导致半导体装置的良率降低。

技术实现思路

[0006]1个实施方式的目的在于提供一种能够提高半导体装置的良率的半导体装置及半导体装置的制造方法。
[0007]实施方式的半导体装置具备：配线衬底；第1半导体芯片，设置在所述配线衬底的面上；树脂膜，覆盖所述第1半导体芯片；及第2半导体芯片，芯片面积比所述第1半导体芯片大，贴附在所述树脂膜的上表面而安装在所述配线衬底；在从所述第1及第2半导体芯片的积层方向观察时，所述树脂膜整体处于所述第2半导体芯片的底面的内侧区域内。
附图说明
[0008]图1(a)、(b)是表示实施方式1的半导体装置的构成的一例的图。
[0009]图2(a)～(d)是将实施方式1的半导体装置的制造方法的顺序的一部分依次例示的沿着X方向或Y方向的剖视图。
[0010]图3(a)～(c)是将实施方式1的半导体装置的制造方法的顺序的一部分依次例示的沿着X方向或Y方向的剖视图。
[0011]图4(a)～(c)是表示比较例的半导体装置的制造方法例及构成例的图。
[0012]图5(a)～(c)是表示实施方式1的变化例1的半导体装置的构成的一例的图。
[0013]图6(a)、(b)是将实施方式1的变化例2的半导体装置的制造方法的顺序的一部分依次例示的XY剖视图。
[0014]图7是表示实施方式1的变化例3的半导体装置的构成的一例的XZ剖视图。
[0015]图8是表示实施方式2的半导体装置的构成的一例的XZ剖视图。
[0016]图9(a)～(c)是将实施方式2的半导体装置的制造方法的顺序的一部分依次例示的沿着X方向或Y方向的剖视图。
具体实施方式
[0017]以下，参照附图对本专利技术详细地进行说明。此外，本专利技术并不受下述实施方式限定。另外，下述实施方式中的构成要素中包含业者能够容易地设想的内容或者实质上相同的内容。
[0018][实施方式1][0019]以下，参照附图对实施方式1详细地进行说明。
[0020](半导体装置的构成例)
[0021]图1是表示实施方式1的半导体装置1的构成的一例的图。图1(a)是半导体装置1的XZ剖视图，图1(b)是半导体装置1所具备的半导体芯片21的图1(a)所示的A
‑
A线上的XY剖视图。在图1中，X方向、Y方向、及Z方向为相互正交的方向。
[0022]此外，在从沿着半导体芯片21、22的积层方向的Z方向观察时，半导体装置1所具备的半导体芯片21、22具有例如大致正方形的形状，由此半导体装置1的YZ截面可成为与图1(a)的XZ截面相同的形状。
[0023]如图1所示，半导体装置1例如构成为将1个以上的半导体芯片密封而成的半导体封装，且具备印刷配线衬底10、半导体芯片21、22、树脂膜30、及键合线40。
[0024]印刷配线衬底(PCB：Printed Circuit Board)10例如构成为将未图示的绝缘层与导电层交替地积层多次而成的多层衬底。在印刷配线衬底10的两面配置着未图示的电极等。
[0025]绝缘层例如由含浸硬化前的环氧树脂等热硬化性树脂的碳纤维、玻璃纤维、或芳香族聚酰胺纤维等构成。导电层及电极例如由铜等金属构成。印刷配线衬底10的一个面的电极与半导体芯片21、22电连接。印刷配线衬底10的另一个面的电极经由母板等而与主机等电连接。
[0026]半导体芯片21、22为将硅衬底等个片化而成的小片，在表面具有半导体元件。在半导体芯片22，例如搭载着NAND闪速存储器等非易失性存储器22n作为半导体元件。半导体芯片21例如被个片化为比半导体芯片22小的尺寸，且搭载着存储器控制器等控制电路21c作为半导体元件。控制电路控制非易失性存储器的电动作。
[0027]如此，半导体装置1也可以构成为包含非易失性存储器22n与控制电路21c的SSD(Solid State Drive，固态驱动器)等存储器系统。
[0028]作为第1半导体芯片的半导体芯片21例如将设置着控制电路21c的面朝向印刷配线衬底10侧，直接配置在印刷配线衬底10的一个面上。控制电路21c与印刷配线衬底10的表面上的电极例如经由未图示的球栅阵列(BGA：Ball Grid Array)等而电连接。也将半导体芯片21的此种安装方式称为倒装芯片方式。
[0029]但是，半导体芯片21的安装方式也可以为引线键合方式等其它方式。在将半导体芯片21利用引线键合方式安装在印刷配线衬底10的情况下，半导体芯片21将控制电路21c侧的面朝向上方而配置在印刷配线衬底10，控制电路21c与印刷配线衬底10的电极利用键合线等电连接。在该情况下，键合线优选为整体密封在以下所记载的树脂膜30内。
[0030]树脂膜30例如也被称为芯片粘结膜(DAF：Die Attach Film)或芯片键合膜(DBF：Die Bonding Film)等，由成形为膜状的热硬化性的粘接剂等构成。树脂膜30覆盖半导体芯片21整体。
[0031]作为第2半导体芯片的半导体芯片22，将设置着非易失性存储器22n的面朝向与印刷配线衬底10相反侧，也就是说朝向上方，而贴附在树脂膜30上。
[0032]半导体芯片22例如利用引线键合方式安装在印刷配线衬底10，半导体芯片22的非易失性存储器22n利用键合线40而与印刷配线衬底10上表面的电极电连接。
[0033]如此，在包含多个半导体芯片21、22的半导体装置1中，将一个半导体芯片22利用树脂膜30贴附在印刷配线衬底10上、将另一个半导体芯片21填埋在树脂膜30内的安装方式也称为FOD(Film Over Die，芯片包裹膜)安装。
[0034]半导体芯片22具有比半导体芯片21大的芯片面积，在从半导体芯片21、22的积层方向观察时，半导体芯片21及覆盖半导体芯片21的树脂膜30不从半导体芯片22的底面突出，整体处于半导体芯片22底面的内侧区域内。
[0035]更详细来说，在从半导体装置1的截面观察时，树脂膜30的厚度方向的侧面例如具有朝向半导体芯片22底面下方的内侧区域凹陷的凹部31。此本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备：配线衬底；第1半导体芯片，设置在所述配线衬底的面上；树脂膜，覆盖所述第1半导体芯片；及第2半导体芯片，芯片面积比所述第1半导体芯片大，贴附在所述树脂膜的上表面而安装在所述配线衬底；在从所述第1及第2半导体芯片的积层方向观察时，所述树脂膜整体处于所述第2半导体芯片的底面的内侧区域内。2.根据权利要求1所述的半导体装置，其中在从与所述积层方向交叉的第1方向观察时，所述树脂膜在侧面具有朝向所述内侧区域凹陷的凹部。3.根据权利要求2所述的半导体装置，其中所述凹部的凹陷量在所述第2半导体芯片的缘部的中央附近最大。4.根据权利要求2或3所述的半导体装置，其中所述第2半导体芯片具有：第1缘部，沿着所述第1方向；及第2缘部，沿着与所述积层方向及所述第1方向交叉的第2方向，且比所述第1缘部长；所述树脂膜，在沿着所述第1缘部的侧面具有第1凹部，在沿着所述第1缘部的侧面，具有朝向所述内侧区域比所述第1凹部更大地凹陷的第2凹部。5.根据权利要求1所述的半导体装置，其中所述树脂膜的体积在将所述树脂膜的厚度设为Td、将所述第2半导体芯片的所述底面的面积设为An的情况下，比由式[Td
×
An]求出的体积小。6.根据权利要求5所述的半导体装置，其中所述树脂膜的体积在进而将所述第1半导体芯片的体积设为Vc的情况下，处于包含由式[Td
×
An－Vc]求出的体积的特定范围内。7.一种半导体装置的制造方法，在配线衬底的面上设置第1半导体芯片；将具有半导体元件且以芯片面积比所述第1半导体芯片大的方式个片化的多个第2半导体芯片以具有所述半导体元件的面朝下的方式以特定间隔贴附在切割保护胶带；在贴附在所述切割保护胶带上的所述多个第2半导体芯片的与所述面为相反侧的面上贴附具有粘接性的树脂膜；在位于所述多个第2半导体芯片各自的交界...

【专利技术属性】
技术研发人员：板仓悟，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：