【技术实现步骤摘要】
半导体器件以及半导体器件的制造方法
[0001]相关申请的交叉引用
[0002]于2022年2月28日申请的第2022
‑
029196号日本专利申请的包括说明书、附图以及说明书摘要在内的公开内容全部通过引用合并于此。
技术介绍
[0003]本专利技术涉及半导体器件及半导体器件的制造方法,例如能够适用于具有场板部分的半导体器件及其制造方法。
[0004]下面列出了公开的技术。
[0005][专利文献1]第2019
‑
62031号日本未审查专利申请公开
[0006][专利文献2]第WO2013/069408号国际专利公开
[0007][专利文献3]第2015
‑
230965号日本未审查专利申请公开
[0008]第2019
‑
62031号日本未审查专利申请公开(专利文件1)和第WO2013/069408号国际专利公开(专利文件2)描述了与具有电阻场板部分的半导体器件相关的技术。此外,第2015
‑
230965号日本未审查专利申请公开(专利文献3)描述了一种与用于抑制电场集中的金属布线相关的技术。
技术实现思路
[0009]期望提高具有场板部分的半导体器件的可靠性。
[0010]其它问题和新颖特征将从本说明书和附图的描述中显而易见。
[0011]根据实施例,一种半导体器件包括:半导体衬底;场板部分,经由第一绝缘膜形成在该半导体衬底的该主表面上;第二绝缘膜,形成在该半导体衬底的 ...
【技术保护点】
【技术特征摘要】
1.一种半导体器件,包括:半导体衬底,具有位于彼此相对侧上的主表面和背表面;场板部分,经由第一绝缘膜形成在所述半导体衬底的所述主表面上;第二绝缘膜,形成在所述半导体衬底的所述主表面上,以覆盖所述第一绝缘膜和所述场板部分;第一金属图案和第二金属图案,形成在所述第二绝缘膜上;以及绝缘保护膜,形成在所述第二绝缘膜上,以覆盖所述第一金属图案和所述第二金属图案,其中所述第一金属图案和所述第二金属图案中的每个金属图案电连接到所述场板部分,其中所述第一金属图案和所述第二金属图案中的每个金属图案比所述场板部分厚,其中所述场板部分由多晶硅制成,并且其中所述第二绝缘膜由一个或多个氮化硅膜和一个或多个氧化硅膜的堆叠膜组成。2.根据权利要求1所述的半导体器件,其中所述第二绝缘膜由第一氧化硅膜、所述第一氧化硅膜上的第一氮化硅膜以及所述第一氮化硅膜上的第二氧化硅膜的堆叠膜组成。3.根据权利要求2所述的半导体器件,其中所述第一氧化硅膜与所述场板部分接触。4.根据权利要求1所述的半导体器件,其中所述第二绝缘膜由第一氧化硅膜和所述第一氧化硅膜上的第一氮化硅膜的堆叠膜组成。5.根据权利要求4所述的半导体器件,其中所述第一氧化硅膜与所述场板部分接触。6.根据权利要求1所述的半导体器件,其中所述第二绝缘膜由第一氮化硅膜和第一氮化硅膜上的第一氧化硅膜的堆叠膜组成。7.根据权利要求6所述的半导体器件,其中所述第一氮化硅膜与所述场板部分接触。8.根据权利要求1所述的半导体器件,其中所述保护膜与所述第一金属图案和所述第二金属图案接触,并且其中所述保护膜不包括氮化硅膜。9.根据权利要求8所述的半导体器件,其中所述保护膜是位于最上层的膜。10.根据权利要求1所述的半导体器件,其中所述保护膜由树脂膜组成。11.根据权利要求1所述的半导体器件,其中形成有半导体元件的元件区域被布置在所述半导体衬底的所述主表面的中央部分中,其中所述第一金属图案被布置以在平面图中包围所述元件区域,并且所述第一金属图
案电连接到所述半导体衬底的从所述第二绝缘膜暴露的第一部分,其中所述第二金属图案被布置以在平面图中包围所述第一金属图案,并且所述第二金属图案电连接到所述半导体衬底的从所述第二绝缘膜暴露的第二部分,其中所述场板部分整体地包括:第一导体图案、第二导体图案和第三导体图案,所述第一导体图案被布置以在平面图中包围所述元件区域,所述第二导体图案被布置以在平面图中包围所述第一导体图案,所述第三导体图案在平面图中被布置在所述第一导体图案与所述第二导体图案之间并且连接所述第一导体图案和所述第二导体图案,其中所述第一金属图案电连接到所述场板部分的所述第一导体图案,并且...
【专利技术属性】
技术研发人员:五十岚俊昭,中西翔,宇野友彰,柳井幸志郎,村山昌也,
申请(专利权)人:瑞萨电子株式会社,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。