半导体结构及其制备方法技术

本公开实施例涉及一种半导体结构及其制备方法。提供基底，所述基底上开设有暴露出有源区的接触孔；于接触孔中填充形成第一导电材料层；去除位于接触孔侧壁的部分第一导电材料层，得到接触结构及环绕接触结构的间隙，接触结构的底部尺寸小于接触孔的底部尺寸；于间隙中填充形成填充层，填充层环绕接触结构的侧壁；于接触结构上形成位线结构，位线结构与接触结构电连接。本公开得到的位线结构的侧壁更直，整体提高了半导体结构的可靠性，通过形成环绕接触结构的侧壁的填充层，降低了寄生电容。容。容。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本公开实施例涉及半导体
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]动态随机存储器(Dynamic Random Access Memory，简称DRAM)包括多个存储单元，每个存储单元包括晶体管和电容器。晶体管的栅极与字线(Word line，WL)电连接，源极通过位线接触结构(Bit line contact，BLC)与位线(Bit line，BL)电连接，漏极通过存储节点接触(Storage Node Contact，SNC)与电容器电连接，通过字线上的电压信号能够控制晶体管的开启与关闭，通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中进行存储。
[0003]然而，随着尺寸微缩，DRAM的电学性能也会变差，导致DRAM的工作可靠性变低。

技术实现思路

[0004]本公开实施例提供了一种半导体结构及其制备方法，可以优化DRAM的电学性能。
[0005]本公开提供一种半导体结构的制备方法，包括：
[0006]提供基底，所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供基底，所述基底上开设有暴露出有源区的接触孔；于所述接触孔中填充形成第一导电材料层；去除位于所述接触孔侧壁的部分所述第一导电材料层，得到接触结构及环绕所述接触结构的间隙，所述接触结构的底部尺寸小于所述接触孔的底部尺寸；于所述间隙中填充形成填充层，所述填充层环绕所述接触结构的侧壁；于所述接触结构上形成位线结构，所述位线结构与所述接触结构电连接。2.根据权利要求1所述的制备方法，其特征在于，所述提供基底，所述基底上开设有暴露出有源区表面的接触孔，包括：提供基底，所述基底中形成有浅沟槽隔离结构，所述浅沟槽隔离结构于所述基底中隔离出多个间隔排布的有源区；于所述基底中形成接触孔，所述接触孔的底部暴露出所述有源区及相邻所述浅沟槽隔离结构；其中，沿第一方向，所述接触孔的底部尺寸大于或等于所述有源区的宽度，所述第一方向与所述有源区的延伸方向相交。3.根据权利要求2所述的制备方法，其特征在于，所述基底上形成有牺牲结构，所述接触孔贯穿所述牺牲结构；所述于所述接触孔中填充形成第一导电材料层，包括：于所述基底上形成第一导电材料层且平坦化所述第一导电材料层的顶表面，所述第一导电材料层填满所述接触孔，所述第一导电材料层覆盖所述牺牲结构的顶表面。4.根据权利要求3所述的制备方法，其特征在于，所述去除位于所述接触孔侧壁的部分所述第一导电材料层，包括：于所述第一导电材料层上形成图形化掩膜层，所述图形化掩膜层定义出所述接触结构的形状和位置；以所述图形化掩膜层为掩膜对所述第一导电材料层和所述牺牲结构进行图形化处理，以得到所述接触结构及所述间隙，其中，所述牺牲结构的刻蚀速率小于所述第一导电材料层的刻蚀速率。5.根据权利要求4所述的制备方法，其特征在于，以所述图形化掩膜层为掩膜对所述第一导电材料层和所述牺牲结构进行图形化处理，包括：至少去除所述接触孔侧壁以及所述牺牲结构上的所述第一导电材料层；去除所述牺牲结构的同时去除所述接触孔暴露的部分所述浅沟槽隔离结构，使得所述间隙的底部低于所述接触结构的底部。6.根据权利要求4所述的制备方法，其特征在于，所述图形化掩膜层的材料包括光刻胶，所述于所述第一导电材料层上形成图形化掩膜层之前，包括：于所述第一导电材料层上形成掩膜材料层；以所述图形化掩膜层为掩膜对所述第一导电材料层进行图形化处理，包括：以所述图形化掩膜层为掩膜对所述掩膜材...

【专利技术属性】
技术研发人员：陆兵，张含玉，孙闯，钱俊杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：