一种栅极驱动电路制造技术

本发明专利技术提供一种栅极驱动电路，包括芯片和外围电路；芯片上集成有高边驱动电路、低边驱动电路、高压隔离环、高压浮动盆、高压JFET以及LDMOS晶体管，高边驱动电路位于高压浮动盆内，低边驱动电路位于高压浮动盆外，高压浮动盆外围由高压隔离环包围；高压JFET集成在高压隔离环上，源端接LDMOS晶体管的漏端，LDMOS晶体管的栅极、源极、及衬底接VCC；外围电路包括由高边功率管和低边功率管组成的功率输出管；高边驱动电路和低边驱动电路分别对应控制高边功率管和低边功率管的栅极。本发明专利技术在高压隔离环上集成一高压JFET和一隔离型LDMOS，实现自举二极管的高耐压功能，解决了需外置高耐压二极管及集成高压JFET需控制电路的问题，极大简化了电路，提高了集成度，降低了成本。降低了成本。降低了成本。

【技术实现步骤摘要】
一种栅极驱动电路


[0001]本专利技术涉及集成电路制造
，具体涉及一种栅极驱动电路。

技术介绍

[0002]功率半导体器件因其开关速率快、承受耐压高等优良特性，逐渐栖身于电子制造业核心器件的行列，功率场效应晶体管在实现高速开关方面也备受青睐，而该类器件的控制电路，如半桥式栅级驱动电路中，自举模块有效解决了高低压部分电路的兼容问题。如图1所示，显示为典型的双边高压栅极驱动电路(HVIC)，功率输出管由两个高压分立MOSFET组成，上管为高边功率管，下管为低边功率管，两者的栅极由一个高压集成电路芯片控制，控制高边功率管栅极的集成电路放置在高压浮动盆里，高压浮动盆外围由高压隔离环包围提供高耐压，控制低边功率管栅极的集成电路放置在高压浮动盆外。自举模块由一个自举二极管D1和自举电容Cap组成，其中自举二极管的性能对于整个驱动电路性能至关重要，单纯的片外连接二极管会增加芯片成本，而片内二极管集成的方案，如图2所示，在集成电路中用一个高耐压耗尽型(或者增强型)场效应管实现D1的功能，称为boost
‑
FET，boost
‑
FET的漏极接VB，源极接VCC，在需要充电时，VCC通过boost
‑
FET给Cap充电，当VB被抬高给高边控制电路供电工作时，boost
‑
FET需关断提供反向阻断承受高耐压。
[0003]相比于图1中传统外置D1，集成boost
‑
FET的好处是：1、可以在集成电路中集成，提高芯片集成度；2、可以消除外置D1器件，降低成本；3、可以消除D1带来的正向导通压降损失，让Cap充电电位更接近VCC。但这种方案的坏处是需要判断boost
‑
FET何时开启何时关闭，这就需要一个复杂的控制电路来检测VS端电压，然后反馈给控制电路控制boost
‑
FET栅极开关，增加了电路复杂性且会增加集成电路芯片面积。
[0004]总而言之，目前基于传统自举二极管实现方式提出的优化方案，在各方面的优化还有很大的上升空间。

技术实现思路

[0005]有鉴于此，本专利技术提供一种栅极驱动电路，用以消除外置高耐压二极管D1，并解决集成boost
‑
FET需控制电路的问题。
[0006]本专利技术提供一种栅极驱动电路，包括芯片和外围电路；所述芯片上集成有高边驱动电路、低边驱动电路、高压隔离环结构、高压浮动盆、高压JFET以及LDMOS晶体管，所述高边驱动电路位于所述高压浮动盆内，所述低边驱动电路位于所述高压浮动盆外，所述高压浮动盆外围由所述高压隔离环结构包围；所述高压JFET集成在所述高压隔离环结构上，源端接所述LDMOS晶体管的漏端，所述LDMOS晶体管的栅极、源极、及衬底接VCC；所述外围电路包括由高边功率管和低边功率管组成的功率输出管以及自举电容；所述高边驱动电路和所述低边驱动电路分别对应控制所述高边功率管和所述低边功率管的栅极。
[0007]优选地，所述高边驱动电路包括两并联的MOS管，分别连接高边电源VB，高边浮动电源VS，输出高边控制HO；所述低边驱动电路包括两并联的MOS管，分别连接低边电源VDD，
低边接地线COM，输出低边控制LO。
[0008]优选地，当VCC需要向电容充电时，VCC经过LDMOS衬底
‑
漏区的体二极管和高压JFET充电，当Vs抬高后需要耐压时，LDMOS栅极、源极、衬底接VCC，处于反向耐压状态，随着漏极电压的抬高，升至高压JFET夹断电压后，高压JFET进入截止状态，提供反向高耐压，承受VB端的高电压，实现高耐压功能；当VCC电位高于高压JFET源区电位时，VCC电位通过NLDMOS流入高压JFET，当高压JFET电位高于VCC，则NLDMOS处于反向耐压模式，阻断高压JFET电流流向VCC，实现反向阻断功能。
[0009]优选地，所述高压隔离环结构包括：高压场效应管、高压隔离环和两者之间的高压过渡区连接形成的闭环结构；所述闭环结构内部为所述高压浮动盆区域；以及插入在所述高压场效应管和所述高压浮动盆区域之间的P型屏蔽隔离环。
[0010]优选地，所述闭环结构为封闭方形环状，转角处以圆弧处理。
[0011]优选地，所述高压JFET集成在除所述高压场效应管所在边的其余三边上。
[0012]优选地，在所述高压隔离环结构外放置N型有源区作为所述高压JFET的源区，所述N型有源区的长度和所述高压JFET长度一致。
[0013]优选地，所述高压隔离环为LDMOS，包括：P型衬底、位于所述P型衬底上的N型外延层，所述N型外延层上从右到左形成有N型有源区、漂移区场氧、靠近N型有源区的多晶硅场板、栅极多晶硅、P型有源区，P型有源区下形成有P型阱和PBL，和衬底连通。
[0014]优选地，所述高压浮动盆是在衬底上注入形成NBL区域，然后生长N型外延，外延表面形成有N型有源区；所述栅极多晶硅和所述P型有源区连接接地，所述N型有源区、所述栅极多晶硅场板和所述高压浮动盆N型有源区连接在一起接VB端口。
[0015]优选地，所述高压JFET和高压隔离环共用N型有源区、漂移区场氧、靠近N型有源区的多晶硅场板、栅极多晶硅、P型有源区，P型有源区下形成有P型阱，和衬底隔离。
[0016]优选地，所述LDMOS晶体管是在衬底上注入形成N型埋层，N型埋层两侧注入形成有P型埋层，随后生长N型外延，N型漂移区两侧有P型阱，P型阱外侧形成有N型阱，N型阱和NBL连接，形成隔离型N型LDMOS。
[0017]优选地，所述LDMOS晶体管在N型漂移区里漏区的N型源区与所述高压JFET的源区连接，所述LDMOS晶体管源区的的体区和N型阱接VCC端口。
[0018]本专利技术为了消除外置高耐压二极管D1，并解决集成boost
‑
FET需控制电路的问题，提出在高压隔离环上集成一个高压boost
‑
JFET，boost
‑
JFET源端接一个隔离型的LDMOS，隔离型LDMOS的漏端和boost
‑
JFET源端连接，栅极、源极、衬底接VCC。Boost
‑
JFET是常通管，可以代替D1向Cap电容充电，当VCC需要向Cap充电时，VCC经过隔离型LDMOS衬底
‑
漏区的体二极管和boost
‑
JFET充电，当Vs抬高后需要耐压时，隔离性LDMOS因为栅极、源极、衬底接VCC，LDMOS处于反向耐压状态，随着漏极电压的抬高，升至boost
‑
JFET夹断电压后，boost
‑
JFET进入截止状态，提供反向高耐压，承受VB端的高电压，实现D1的高耐压功能，达到了在实现自举电路时无需外置高耐压二极管D1，集成在高压集成芯片时也无需复杂的栅极检测控制电路控制boost
‑
FET的开关，极大简化电路，提高集成度，降低成本的目的。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括芯片和外围电路；所述芯片上集成有高边驱动电路、低边驱动电路、高压隔离环结构、高压浮动盆、高压JFET以及LDMOS晶体管，所述高边驱动电路位于所述高压浮动盆内，所述低边驱动电路位于所述高压浮动盆外，所述高压浮动盆外围由所述高压隔离环结构包围；所述高压JFET集成在所述高压隔离环结构上，源端接所述LDMOS晶体管的漏端，所述LDMOS晶体管的栅极、源极、及衬底接VCC；所述外围电路包括由高边功率管和低边功率管组成的功率输出管以及自举电容；所述高边驱动电路和所述低边驱动电路分别对应控制所述高边功率管和所述低边功率管的栅极。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述高边驱动电路包括两并联的MOS管，分别连接高边电源VB，高边浮动电源VS，输出高边控制HO；所述低边驱动电路包括两并联的MOS管，分别连接低边电源VDD，低边接地线COM，输出低边控制LO。3.根据权利要求2所述的栅极驱动电路，其特征在于，当VCC需要向电容充电时，VCC经过LDMOS衬底
‑
漏区的体二极管和高压JFET充电，当Vs抬高后需要耐压时，LDMOS栅极、源极、衬底接VCC，处于反向耐压状态，随着漏极电压的抬高，升至高压JFET夹断电压后，高压JFET进入截止状态，提供反向高耐压，承受VB端的高电压，实现高耐压功能；当VCC电位高于高压JFET源区电位时，VCC电位通过NLDMOS流入高压JFET，当高压JFET电位高于VCC，则NLDMOS处于反向耐压模式，阻断高压JFET电流流向VCC，实现反向阻断功能。4.根据权利要求1所述的栅极驱动电路，其特征在于，所述高压隔离环结构包括：高压场效应管、高压隔离环和两者之间的高压过渡区连接形成的闭环结构；所述闭环结构内部为所述高压浮动盆区域；以及插入在所述高压场效应管和所述高压浮动盆...

【专利技术属性】
技术研发人员：蔡莹，金锋，潘山山，朱宇彤，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：