版图层次标记的方法技术

本发明专利技术提供一种版图层次标记的方法，提供具有多个层次的设计版图；对需做标记的所述层次进行设计规则检查运算，从而形成标记部分；利用所述标记部分形成标记层次版图；整合每个层次的所述设计版图及其对应的所述标记层次版图形成最终版图。本发明专利技术能够提供一种快速的自动的方法来实现版图的批量标记。当数据量大的时候，可以更高效的完成版图的标记，节约时间成本，缩短设计周期。缩短设计周期。缩短设计周期。

【技术实现步骤摘要】
版图层次标记的方法


[0001]本专利技术涉及半导体
，特别是涉及一种版图层次标记的方法。

技术介绍

[0002]随着集成电路工艺节点的缩小，版图设计也越来越复杂。在版图设计时，经常需要对版图中的层次进行标记，比如电位的标记。标记可以更直接地体现实际应用的场景，也可以避免很多设计规则检查(DRC)的误报错或漏报错。当标记量很大时，版图标记的速度较慢，影响版图的设计速度。
[0003]为解决上述问题，需要提出一种新型的版图层次标记的方法。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种版图层次标记的方法，用于解决现有技术中在版图设计时，经常需要对版图中的层次进行标记，比如电位的标记。标记可以更直接地体现实际应用的场景，也可以避免很多设计规则检查(DRC)的误报错或漏报错。当标记量很大时，版图标记的速度较慢，影响版图的设计速度的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种版图层次标记的方法，包括：
[0006]步骤一、提供具有多个层次的设计版图；
[0007]步骤二、对需做标记的所述层次进行设计规则检查运算，从而形成标记部分；
[0008]步骤三、利用所述标记部分形成标记层次版图；
[0009]步骤四、整合每个层次的所述设计版图及其对应的所述标记层次版图形成最终版图。
[0010]优选地，步骤一中的所述设计版图包括一维的线图形和二维的图形。
[0011]优选地，步骤二中利用calibre语言对需做标记的所述层次进行设计规则检查运算，从而形成所述标记部分。
[0012]优选地，步骤二中所述标记部分包括每个需做标记的所述层次的数字标号以及数据类型。
[0013]优选地，步骤二中所述标记部分的文件类型为GDSII或OASIS。
[0014]优选地，步骤二中需要做标记的所述层次为所述设计版图的原始层次或是逻辑运算之后产生的衍生层次。
[0015]优选地，步骤三中利用calibre语言将所述标记部分形成所述标记层次版图。
[0016]优选地，步骤三中的所述标记层次版图中形成有与每个需做标记的所述层次对应的标记点。
[0017]优选地，步骤三中的所述标记点覆盖每个需做标记的所述层次中的图形。
[0018]优选地，步骤三中所述标记点的数量根据所述图形的形状以及关键尺寸设置为一个或多个。
[0019]优选地，步骤四中利用版图工具或者命令运行的方式整合每个层次的所述设计版
图及其对应的所述标记层次版图形成所述最终版图。
[0020]如上所述，本专利技术的版图层次标记的方法，具有以下有益效果：
[0021]本专利技术能够提供一种快速的自动的方法来实现版图的批量标记。当数据量大的时候，可以更高效的完成版图的标记，节约时间成本，缩短设计周期。
附图说明
[0022]图1显示为本专利技术的版图层次标记的方法示意图；
[0023]图2显示为本专利技术的具有多个层次的设计版图示意图；
[0024]图3显示为本专利技术的形成标记版图示意图；
[0025]图4显示为本专利技术的整合每个层次的设计版图及其对应的标记层次版图形成最终版图示意图。
具体实施方式
[0026]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0027]请参阅图1，本专利技术提供一种版图层次标记的方法，包括：
[0028]步骤一、请参阅图2，提供具有多个层次的设计版图，在版图设计时，经常需要对版图中的层次进行标记，例如电位的标记，标记可以更直接地体现实际应用的场景，也可以避免很多设计规则检查(DRC)的误报错或漏报错；
[0029]在一种可选的实施方式中，步骤一中的设计版图包括一维的线图形和二维的图形。
[0030]步骤二、对需做标记的层次进行设计规则检查运算，从而形成标记部分；
[0031]在一种可选的实施方式中，步骤二中利用calibre语言对需做标记的层次进行设计规则检查运算，从而形成标记部分。Calibre是美国mentor公司开发的一款深亚微米集成电路验证工具，它分为DRC(design rule check，用于检测版图图形是否符合代工厂的工艺要求)，LVS(Layout Versus Schematic，用于对比版图和电路的一致性)，ERC(Electronics Rule Checking，用于提取版图中的寄生参数以便进行仿真)，ANT(Antenna，用于检查版图中的天线效应)，DFM(Design for Manufacturer，可制造性设计)等若干模块，Calibre工具的验证文件使用其独有的编程语言编写而成，这是一种具有高度函数化功能的语言。
[0032]在一种可选的实施方式中，步骤二中标记部分包括每个需做标记的层次的数字标号(layer number)x以及数据类型(datatype)y，可根据实际需要选择x和y的数值。
[0033]在一种可选的实施方式中，步骤二中标记部分的文件类型为GDSII或OASIS。
[0034]在一种可选的实施方式中，步骤二中需要做标记的层次为设计版图的原始层次或是逻辑运算之后产生的衍生层次。
[0035]步骤三、请参阅图3，利用标记部分形成标记层次版图；
[0036]在一种可选的实施方式中，步骤三中利用calibre语言将标记部分形成标记层次版图。
[0037]在一种可选的实施方式中，步骤三中的标记层次版图中形成有与每个需做标记的层次对应的标记点。
[0038]在一种可选的实施方式中，步骤三中的标记点覆盖每个需做标记的层次中的图形。
[0039]在一种可选的实施方式中，步骤三中标记点的数量根据图形的形状以及关键尺寸设置为一个或多个，如图4中较小关键尺寸的图形可以仅设置一个标记点，较大关键尺寸图形可设置多个标记点，通过适当控制标记点的数量，也能够减少软件的运行时间，从而提高自动标记的速度。
[0040]步骤四、请参阅图4，整合每个层次的设计版图及其对应的标记层次版图形成最终版图。
[0041]优选地，步骤四中利用版图工具或者命令运行的方式整合每个层次的所述设计版图及其对应的所述标记层次版图形成所述最终版图，需要说明的是，此处也可以采用其他本领域技术人员熟知的方法来整合标记层次版图以及设计版图，此处不作具体限定。
[0042]需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0043本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种版图层次标记的方法，其特征在于，至少包括：步骤一、提供具有多个层次的设计版图；步骤二、对需做标记的所述层次进行设计规则检查运算，从而形成标记部分；步骤三、利用所述标记部分形成标记层次版图；步骤四、整合每个层次的所述设计版图及其对应的所述标记层次版图形成最终版图。2.根据权利要求1所述的版图层次标记的方法，其特征在于：步骤一中的所述设计版图包括一维的线图形和二维的图形中的至少一种。3.根据权利要求1所述的版图层次标记的方法，其特征在于：步骤二中利用calibre语言对需做标记的所述层次进行设计规则检查运算，从而形成所述标记部分。4.根据权利要求3所述的版图层次标记的方法，其特征在于：步骤二中所述标记部分包括每个需做标记的所述层次的数字标号以及数据类型。5.根据权利要求3所述的版图层次标记的方法，其特征在于：步骤二中所述标记部分的文件类型为GDSII或OASIS。6.根据权利要求1...

【专利技术属性】
技术研发人员：薛芳琦，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：