半导体封装组件制造技术

本发明专利技术公开一种半导体封装组件，包括：第一系统单芯片晶粒，具有前表面和背表面，其中该第一系统单芯片晶粒包括靠近该前表面的第一电感器；导电路由，设置在该第一系统单芯片晶粒的背表面上；以及第一屏蔽膜，设置在该第一系统单芯片晶粒和该导电路由之间，其中该第一屏蔽膜覆盖该第一系统单芯片晶粒的该背表面并且与该第一电感器完全重叠。本发明专利技术中，在干扰源(例如导电路由)与受干扰者(例如第一电感器)之间设置第一屏蔽膜，从而降低干扰，降低噪声耦合问题。噪声耦合问题。噪声耦合问题。

【技术实现步骤摘要】
半导体封装组件


[0001]本专利技术涉及半导体
，尤其涉及一种半导体封装组件。

技术介绍

[0002]层叠封装(Package
‑
on
‑
package,PoP)组装是一种集成电路封装方法，以组合垂直分立的系统单芯片(system
‑
on
‑
chip，SOC)集成电路和存储器封装。两个或多个封装安装在彼此之上，即堆叠(或层叠)，并使用标准接口(standard interface)在它们之间路由信号。这允许在移动电话、个人数字助理(personal digital assistant，PDA)和数码相机等设备中实现更高的组件密度。
[0003]为了保证电子产品和通信设备的不断小型化和多功能化，要求SOC封装体积小、支持多引脚连接、工作速度快、功能强大。多功能SOC封装包括单个芯片，该芯片将系统通常需要的多个功能电路集成到单个芯片本身中。然而，在射频(radio frequency，RF)和高速Serdes(SERializer(串行器)/DESerializ本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装组件，其特征在于，包括：第一系统单芯片晶粒，具有前表面和背表面，其中该第一系统单芯片晶粒包括靠近该前表面的第一电感器；导电路由，设置在该第一系统单芯片晶粒的背表面上；以及第一屏蔽膜，设置在该第一系统单芯片晶粒和该导电路由之间，其中该第一屏蔽膜覆盖该第一系统单芯片晶粒的该背表面并且与该第一电感器完全重叠。2.如权利要求1所述的半导体封装组件，其特征在于，该第一屏蔽膜为电性浮置；或者，该第一屏蔽膜电性连接至接地端子。3.如权利要求1所述的半导体封装组件，其特征在于，该第一屏蔽膜与该导电路由重叠。4.如权利要求1所述的半导体封装组件，其特征在于，该导电路由与该第一电感器重叠。5.如权利要求1所述的半导体封装组件，其特征在于，该第一屏蔽膜完全覆盖该第一系统单芯片晶粒的该背表面；或者，该第一屏蔽膜部分覆盖该第一系统单芯片晶粒的背表面。6.如权利要求1所述的半导体封装组件，其特征在于，该第一系统单芯片晶粒还包括靠近该第一电感器并靠近该前表面设置的第二电感器，其中该第一电感和该第二电感共同形成变压器。7.如权利要求1所述的半导体封装组件，其特征在于，该第一系统单芯片晶粒和该导电路由包括在该第一系统单芯片封装之中。8.如权利要求7所述的半导体封装组件，其特征在于，该第一系统单芯片封装还包括：中介层，设置在该第一系统单芯片晶粒的背表面上，其中该中介层包括该导电路由；以及第一基板，设置在该第一系统单芯片晶粒的该前表面上并且电连接到该第一系统单芯片晶粒的焊盘，其中该焊盘设置在该第一系统单芯片晶粒的前表面上。9.如权利要求8所述的半导体封装组件，其特征在于，该第一屏蔽膜形成为该中介层中的导电平面。10.如权利要求7所述的半导体封装组件，其特征在于，该第一系统单芯片封装还包括：背表面重分布层结构，设置在该第一系统单芯片晶粒的背表面上，其中该背表面重分布层结构包括该导电路由；以及前表面重分布层结构，设置在该第一系统单芯片晶粒的前表面上并电连接到该第一系统单芯片晶粒的焊盘，其中该焊盘设置在该第一系统单芯片晶粒的该前表面上。11.如权利要求10所述的半导体封装组件，其特征在于，该第一屏蔽膜形成为该背表面重分布层结构的重分布层平面。12.如权利要求6所述的半导体封装组件，其特征在于，该第一系统芯片封装还包括：模塑料，围绕并接触该第一屏蔽膜和该第一系统单芯片晶粒；以及第一导电结构，穿过该...

【专利技术属性】
技术研发人员：孙瑞伯，许志骏，林圣谋，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：