半导体装置和电路装置制造方法及图纸

一种半导体装置包括：第一半导体芯片，其包括n型的第一MOSFET和第一寄生二极管；以及第二半导体芯片，其包括n型的第二MOSFET和第二寄生二极管。第一源极电极和第一栅极布线形成在第一半导体芯片的第一正面中，第一漏极电极形成在第一半导体芯片的第一背面中。第二源极电极和第二栅极布线形成在第二半导体芯片的第二正面中，第二漏极电极形成在第二半导体芯片的第二背面中。第一正面和第二正面彼此面对，使得第一源极电极和第二源极电极经由导电膏彼此接触。膏彼此接触。膏彼此接触。

【技术实现步骤摘要】
半导体装置和电路装置
[0001]相关申请的交叉引用
[0002]2022年2月3日提交的日本专利申请号2022－015407的公开内容(包括说明书、附图和摘要在内)全部通过引用并入此文。


[0003]本专利技术涉及半导体装置和电路装置，更具体而言涉及包括n型MOSFET的半导体装置和使用该半导体装置的电路装置。

技术介绍

[0004]在机动车辆上安装了许多电气设备，诸如需要电力的前照灯和电动车窗。继电器已经被用作用于从电池向这种电气设备供电或中断供电的开关。近年来，已经使用包括n型功率MOSFET(金属氧化物半导体场效应晶体管)的半导体装置来代替继电器。
[0005]在电池或其他设备的维护中，有时会拆卸连接到电池的电缆。然而，在维护之后，将电缆重新连接到电池。此时，可能发生将电缆反向连接到电池的正极或负极的故障。在使用继电器的开关中，即使在反向连接的情况下，当开关断开时电流也不会流动。
[0006]然而，在使用半导体装置的开关中，即使当功率MOSFET截止时，电流也会意外地流过形成在功率MOSFET中的寄生二极管。为了防止这种电流反向流动，p型功率MOSFET串联连接在n型功率MOSFET的漏极与电池的正极之间。
[0007]在这种情况下，可想到如下的(第一示例)方法来作为半导体装置(半导体模块)的一个方面：该方法制备封装在不同封装体中的、包括n型功率MOSFET的半导体芯片和包括p型功率MOSFET的半导体芯片。替代地，可想到如下的(第二示例)方法：该方法制备平坦放置并封装在单个封装体中的、包括n型功率MOSFET的半导体芯片和包括p型功率MOSFET的半导体芯片。然而，第一示例具有安装面积大的问题，并且第二示例具有封装面积大的问题。
[0008]下面列出了所公开的技术。
[0009][专利文件1]日本未审查专利申请公开号2016－207716
[0010][专利文件2]日本未审查专利申请公开号2012－243930
[0011]在专利文件1中，为了防止电流反向流动，使用源极和漏极反向串联连接的n型功率MOSFET来代替p型功率MOSFET。该专利文献公开了一种(第三示例)半导体装置，其包括形成在同一半导体衬底上并封装在单个封装体中的两个n型功率MOSFET。一个n型功率MOSFET的源极连接到电池的正极，一个n型功率MOSFET的漏极连接到另一n型功率MOSFET的漏极，且另一n型功率MOSFET的源极连接到电池的负极。
[0012]专利文件2公开了一种半导体装置，其包括形成在同一半导体衬底上的沟槽栅极n型功率MOSFET和平面n型功率MOSFET。

技术实现思路

[0013]在专利文件1的(第三示例)半导体装置中，可以使安装区域和封装区域小于第一
示例和第二示例的安装区域和封装区域。
[0014]然而，两个n型功率MOSFET的漏极通过半导体衬底中的n型漂移区、形成在半导体衬底的背面上的漏极电极和形成在漏区之下的引线框来彼此连接。换言之，两个n型功率MOSFET之间的水平方向上的电阻分量大，因此，存在难以改善半导体装置的性能的问题。因此，当半导体装置用作开关时，存在难以降低开关损耗的问题。
[0015]本申请的主要目的是减小安装面积和封装面积，以使其小于第一示例和第二示例的安装面积和封装面积，并且减小电阻分量，以使其小于第三示例的电阻分量，从而改善半导体装置的性能。结果是，减少了使用半导体装置作为开关的电路装置中的损耗。
[0016]根据本说明书的描述和附图，其它目的和新颖特征将是显而易见的。
[0017]本申请中公开的实施例的典型方案的概要将简要描述如下：
[0018]根据一个实施例的半导体装置包括：第一半导体芯片，其包括n型的第一MOSFET和形成在所述第一MOSFET中的第一寄生二极管；以及第二半导体芯片，其包括n型的第二MOSFET和形成在所述第二MOSFET中的第二寄生二极管。在这种情况下，第一源极电极和第一栅极布线形成在第一半导体芯片的正面上，第一漏极电极形成在第一半导体芯片的背面上，第一寄生二极管的第一阳极耦合到第一源极电极，第一寄生二极管的第一阴极耦合到第一漏极电极，第二源极电极和第二栅极布线形成在第二半导体芯片的正面上，第二漏极电极形成在第二半导体芯片的背面上，第二寄生二极管的第二阳极耦合到第二源极电极，第二寄生二极管的第二阴极耦合到第二漏极电极，第一半导体芯片的正面和第二半导体芯片的正面彼此面对，使得第一源极电极和第二源极电极经由第一导电构件彼此接触。
[0019]根据一个实施例，可以改善半导体装置的性能。并且，可以减少使用半导体装置作为开关的电路装置中的损耗。
附图说明
[0020]图1是示出使用根据第一实施例的半导体装置的电路装置的等效电路图。
[0021]图2是示出根据第一实施例的一个半导体芯片的俯视图。
[0022]图3是示出根据第一实施例的另一半导体芯片的俯视图。
[0023]图4是示出根据第一实施例的两个半导体芯片中形成的两个MOSFET和两个寄生二极管的剖面图。
[0024]图5是示出根据第一实施例的半导体装置的俯视图。
[0025]图6是示出根据第一实施例的半导体装置的俯视图。
[0026]图7是示出根据第一实施例的半导体装置的剖面图。
[0027]图8是示出根据第一实施例的半导体装置的剖面图。
[0028]图9是示出根据第一实施例的半导体装置的剖面图。
[0029]图10是示出根据第一实施例的半导体装置的剖面图。
[0030]图11是示出根据研究例的半导体装置的俯视图。
[0031]图12是示出根据研究例的半导体装置的剖面图。
[0032]图13是第一实施例的电阻值与研究例的电阻值之间的比较的表5格。
[0033]图14是示出根据第二实施例的另一半导体芯片的俯视图。
[0034]图15是示出根据第二实施例的半导体装置的俯视图。
[0035]图16是示出根据第三实施例的另一半导体芯片的俯视图。
[0036]图17是示出根据第三实施例的半导体装置的俯视图。
[0037]图18是示出构成根据第三实施例的控制电路的MOSFET的剖面图。
[0039]图19是示出根据第四实施例的另一半导体芯片的俯视图。
[0040]图20是示出根据第四实施例的半导体装置的俯视图。
5具体实施方式
[0041]在下文中，将参照附图详细描述实施例。注意，在用于描述实施例的所有附图中，具有相同功能的部件由相同的附图标记表示，并且将省略其重复描述。此外，除非在以下实施例中特别要求，否则原则上不重复相同或类似部分的描述。
[0042]0(第一实施例)
[0043]<使用半导体装置的电路装置>
[0044]图1示出了使用根据第一实施例的半导体装置100作为开关的电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：第一半导体芯片，包括n型的第一MOSFET和形成在所述第一MOSFET中的第一寄生二极管；以及第二半导体芯片，包括n型的第二MOSFET和形成在所述第二MOSFET中的第二寄生二极管；其中第一源极电极和第一栅极布线形成在所述第一半导体芯片的正面中；其中第一漏极电极形成在所述第一半导体芯片的背面中，其中所述第一寄生二极管的第一阳极耦合到所述第一源极电极，所述第一寄生二极管的第一阴极耦合到所述第一漏极电极，其中第二源极电极和第二栅极布线形成在所述第二半导体芯片的正面中；其中第二漏极电极形成在所述第二半导体芯片的背面中，其中所述第二寄生二极管的第二阳极耦合到所述第二源极电极，所述第二寄生二极管的第二阴极耦合到所述第二漏极电极，并且其中所述第一半导体芯片的所述正面和所述第二半导体芯片的所述正面彼此面对，使得所述第一源极电极和所述第二源极电极经由第一导电构件彼此接触。2.根据权利要求1所述的半导体装置，还包括：第三半导体芯片，包括电连接到所述第一栅极布线和所述第二栅极布线中的每一个栅极布线的控制电路，其中所述控制电路具有向所述第一栅极布线和所述第二栅极布线提供栅极电位以切换所述第一MOSFET和所述第二MOSFET中的每一个MOSFET的导通/截止状态的功能。3.根据权利要求2所述的半导体装置，其中所述第二栅极布线包括：第一连接部；以及第二连接部，所述第二连接部与所述第一连接部一体化，其中所述第一栅极布线经由第二导电构件与所述第一连接部接触，其中所述第二连接部设置在俯视观察下不与所述第一半导体芯片重叠的位置处，并通过第一外部连接构件电连接至所述控制电路，以及其中所述控制电路同时切换第一MOSFET的导通/截止状态和第二MOSFET的导通/截止状态。4.根据权利要求2所述的半导体装置，其中所述第二栅极布线设置在俯视观察下不与所述第一半导体芯片重叠的位置处，并通过第二外部连接构件电连接至所述控制电路，其中第一布线形成在所述第二半导体芯片的所述正面中，所述第一布线与所述第二源极电极、所述第二栅极布线和所述第二漏极电极电绝缘；其中第一布线包括：第三连接部；以及与所述第三连接部一体化的第四连接部，其中所述第一栅极布线经由第三导电构件与所述第三连接部接触，其中所述第四连接部设置在俯视观察下不与所述第一半导体芯片重叠的位置处，并且通过第三外部连接构件电连接到所述控制电路，并且
其中所述控制电路允许单独地切换所述第一MOSFET的导通/截止状态和所述第二MOSFET的导通/截止状态。5.根据权利要求1所述的半导体装置，其中所述第二半导体芯片还包括与所述第一栅极布线和所述第二栅极布线电连接的控制电路；其中所述控制电路具有向所述第一栅极布线和所述第二栅极布线提供栅极电位以切换所述第一MOSFET和所述第二MOSFET中的每一个MOSFET的导通/截止状态的功能。6.根据权利要求5所述的半导体装置，其中所述第二栅极布线包括：第一连接部；以及与所述第一连接部一体化的第一焊盘电极，其中所述第一栅极布线经由第二导电构件与所述第一连接部接触，其中所述第一焊盘电极设置在俯视观察下不与所述第一半导体芯片重叠的位置处，并且构成所述控制电路的一部分，以及其中所述控制电路同时切换所述第一MOSFET的导通/截止状态和所述第二MOSFET的导通/截止状...

【专利技术属性】
技术研发人员：中柴康隆，柳川洋，森和久，波多俊幸，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：