半导体器件的刻蚀方法及制备方法技术

本发明专利技术涉及一种半导体器件的刻蚀方法及半导体器件的制备方法，其中，半导体器件包括衬底、第一缓冲层、非晶硅层、侧壁叠层和氧化层，该氧化层位于非晶硅层上，且氧化层为非晶硅层在自然状态下于表面氧化形成的膜层，则半导体器件的刻蚀方法包括：通过混合APM溶液和四甲基氢氧化胺溶液配制刻蚀液，然后利用该刻蚀液对半导体器件进行刻蚀，以去除半导体器件的氧化层和非晶硅层，由于APM溶液对氧化层具有刻蚀性，但对侧壁叠层不具有刻蚀性，因此，利用刻蚀液对半导体器件进行刻蚀，能够有效地去除氧化层以及非晶硅层，而不会破坏半导体器件中的侧壁叠层，如此保证了半导体器件图形的完整性，还提高了半导体器件的制备效率。还提高了半导体器件的制备效率。还提高了半导体器件的制备效率。

【技术实现步骤摘要】
半导体器件的刻蚀方法及制备方法


[0001]本申请涉及半导体
，特别是涉及一种半导体器件的刻蚀方法及制备方法。

技术介绍

[0002]在半导体28nm的现行制程中，需要一道去除非晶硅（a
‑
Si remove）制程去除半导体器件中的非晶硅（amorphous silico, a
‑
Si），以便后续填入金属形成金属栅极（metal gate）。在设计制程的程序（recipe）阶段，因考量到不同工艺步骤之间所需的时间（Q
‑
time），会增加去除自然氧化层的步骤，以提高去除非晶硅的效率。
[0003]传统的方式是增加一道氢氟酸制程（HF process），利用氢氟酸（HF）去除自然氧化层，然后再去除非晶硅。由于氢氟酸会腐蚀非晶硅两侧的侧壁，导致图形被破坏，无法维持半导体器件的完整性。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种半导体器件的刻蚀方法及其制备方法，在去除氧化层的同时，保证半导体器件图形的完整性。
[0005]为了实现上述目的，一方面，本申请提供了一种半导体器件的刻蚀方法。所述半导体器件的刻蚀方法包括：配制刻蚀液，所述刻蚀液为包括APM溶液和四甲基氢氧化胺溶液的混合液；利用具有预设温度的所述刻蚀液对所述半导体器件进行刻蚀，以去除所述半导体器件的氧化层和非晶硅层；其中，所述半导体器件包括衬底、第一缓冲层、所述非晶硅层、侧壁叠层和所述氧化层；其中，所述第一缓冲层位于所述衬底上，所述非晶硅层位于所述第一缓冲层上，所述侧壁叠层位于所述第一缓冲层和所述非晶硅层的两侧，所述氧化层位于所述非晶硅层上，所述氧化层为所述非晶硅层在自然状态下于表面氧化形成的膜层。
[0006]在其中一个实施例中，所述混合液中，所述APM溶液与所述四甲基氢氧化胺溶液的体积比为1:5~1:10。
[0007]在其中一个实施例中，所述APM溶液中的氢氧化铵、过氧化氢与水的体积比为1:4:20~1:8:60。
[0008]在其中一个实施例中，所述预设温度的温度范围为30℃~90℃。
[0009]在其中一个实施例中，所述预设温度为70℃，以使所述刻蚀液对所述氧化层的刻蚀速率达到最大。
[0010]在其中一个实施例中，在所述预设温度小于或等于40℃的情况下，所述刻蚀液对所述氧化层的刻蚀速率为0~0.35
Å
/min。
[0011]在其中一个实施例中，所述刻蚀液对所述氧化层的刻蚀速率为0~2
Å
/min。
[0012]上述半导体器件的刻蚀方法，待刻蚀的半导体器件包括衬底、第一缓冲层、非晶硅层、侧壁叠层和氧化层；其中，第一缓冲层位于衬底上，非晶硅层位于第一缓冲层上，侧壁叠
层位于第一缓冲层和非晶硅层的两侧，氧化层位于非晶硅层上，氧化层为非晶硅层在自然状态下于表面氧化形成的膜层，则针对具有该结构的半导体器件的刻蚀方法包括：通过混合APM溶液和四甲基氢氧化胺溶液配制刻蚀液，然后利用该刻蚀液对半导体器件进行刻蚀，以去除半导体器件的氧化层和非晶硅层，由于APM溶液对氧化层具有刻蚀性，但对侧壁叠层不具有刻蚀性，因此，利用刻蚀液对半导体器件进行刻蚀，能够有效地去除氧化层以及非晶硅层，而不会破坏半导体器件中的侧壁叠层，如此保证了半导体器件图形的完整性，还提高了半导体器件的制备效率。
[0013]另一方面，本申请还提供了一种半导体器件的制备方法。该半导体器件的制备方法包括：提供衬底；于所述衬底上形成第一缓冲层；于所述第一缓冲层上形成非晶硅层；于所述衬底上、所述第一缓冲层的两侧以及所述非晶硅层的两侧形成侧壁叠层；采用上述任一实施例所述的半导体器件的刻蚀方法去除氧化层和所述非晶硅层；其中，所述氧化层位于所述非晶硅层上，所述氧化层为所述非晶硅层在自然状态下于表面氧化形成的膜层。
[0014]在其中一个实施例中，所述于所述衬底上、所述第一缓冲层的两侧以及所述非晶硅层的两侧形成侧壁叠层，包括：于所述第一缓冲层两侧的斜面上和所述非晶硅层的两侧形成外侧壁层；于所述第一缓冲层两侧的斜面上和所述外侧壁层的外侧形成第二缓冲层，且所述第二缓冲层和所述第一缓冲层接触设置；于所述衬底上和所述第二缓冲层的外侧形成侧墙；于所述衬底上和所述侧墙的外侧形成接触蚀刻停止层，以形成包括所述外侧壁层、所述第二缓冲层、所述侧墙和所述接触蚀刻停止层的所述侧壁叠层。
[0015]在其中一个实施例中，所述第一缓冲层和所述第二缓冲层的材料均为氧化物，所述外侧壁层和所述侧墙的材料均为氮化硅。
[0016]上述实施例提供的半导体器件的制备方法，采用APM溶液和四甲基氢氧化胺溶液的混合液作为刻蚀液，对形成有非晶硅层和氧化层的半导体器件进行刻蚀，能够有效地去除氧化层和非晶硅层，而不破坏半导体器件的其他组成成分，保证了刻蚀后的半导体器件图形的完整性，加快了半导体器件的制备进程。
附图说明
[0017]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1为一实施例中提供的半导体器件的截面结构示意图；图2为一种利用氢氟酸去除氧化层以及去除非晶硅层后的半导体器件的截面结构示意图；
图3为一实施例提供的半导体器件的刻蚀方法的流程示意图；图4为一实施例提供的采用半导体器件的刻蚀方法所得半导体器件的截面结构示意图；图5为另一实施例提供的半导体器件的刻蚀方法的流程示意图；图6为一实施例提供的半导体器件的制备方法的流程示意图；图7a为一实施例提供的半导体器件的刻蚀方法中执行步骤S610所得结构的截面结构示意图；图7b为一实施例提供的半导体器件的刻蚀方法中执行步骤S620所得结构的截面结构示意图；图7c为一实施例提供的半导体器件的刻蚀方法中执行步骤S630所得结构的截面结构示意图；图8为一实施例提供的形成侧壁叠层方法的流程示意图；图9a为一实施例提供的形成侧壁叠层方法中执行步骤S631所得结构的截面结构示意图；图9b为一实施例提供的形成侧壁叠层方法中执行步骤S632所得结构的截面结构示意图；图9c为一实施例提供的形成侧壁叠层方法中执行步骤S633所得结构的截面结构示意图；图9d为一实施例提供的形成侧壁叠层方法中执行步骤S634所得结构的截面结构示意图；图9e为一实施例提供的半导体器件的截面结构示意图；图9f为一实施例提供的图9e所示半导体器件经刻蚀后的截面结构示意图；图10为一实施例提供的半导体器件的制备方法的流程示意图；图11为一实施例提供的半导体器件的透射电子显微镜扫描结构示意图；图12为一实施例提供的图11所示半导体器件经刻蚀后的透射电子显微镜扫描结构示意图。
[0019]附图标记说明：10
‑
衬底，20
‑
第一缓冲层，30
‑
...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的刻蚀方法，其特征在于，包括：配制刻蚀液，所述刻蚀液为包括APM溶液和四甲基氢氧化胺溶液的混合液；利用具有预设温度的所述刻蚀液对半导体器件进行刻蚀，以去除所述半导体器件的氧化层和非晶硅层；其中，所述半导体器件包括衬底、第一缓冲层、所述非晶硅层、侧壁叠层和所述氧化层；其中，所述第一缓冲层位于所述衬底上，所述非晶硅层位于所述第一缓冲层上，所述侧壁叠层位于所述第一缓冲层和所述非晶硅层的两侧，所述氧化层位于所述非晶硅层上，所述氧化层为所述非晶硅层在自然状态下于表面氧化形成的膜层。2.根据权利要求1所述的半导体器件的刻蚀方法，其特征在于，所述混合液中，所述APM溶液与所述四甲基氢氧化胺溶液的体积比为1:5~1:10。3.根据权利要求1所述的半导体器件的刻蚀方法，其特征在于，所述APM溶液中的氢氧化铵、过氧化氢与水的体积比为1:4:20~1:8:60。4.根据权利要求3所述的半导体器件的刻蚀方法，其特征在于，所述预设温度的温度范围为30℃~90℃。5.根据权利要求4所述的半导体器件的刻蚀方法，其特征在于，所述预设温度为70℃，以使所述刻蚀液对所述氧化层的刻蚀速率达到最大。6.根据权利要求4所述的半导体器件的刻蚀方法，其特征在于，在所述预设温度小于或等于40℃的情况下，所述刻蚀液对所述氧化层的刻蚀速率为0~0.35
Å
/mi...

【专利技术属性】
技术研发人员：林士闵，刘苏涛，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：