一种用于存储芯片的快速读取电路、存储芯片及电子设备制造技术

本申请涉及存储芯片技术领域，具体提供了一种用于存储芯片的快速读取电路、存储芯片及电子设备，该电路包括：运算放大器；第一MOS管，其源极与供电电压连接，其漏极与运算放大器的输出端连接，其栅极与使能信号连接；第二MOS管，其源极与供电电压连接，其漏极与运算放大器的反相输入端连接，其栅极与运算放大器的输出端连接；偏置电流源，运算放大器的负电源端通过偏置电流源与公共接地端连接；开关模块，与运算放大器的输出端和使能信号连接；临时接地模块，其与使能信号、公共接地端和第二MOS管的栅极连接，用于在使能信号打开时，将第二MOS管的栅极与公共接地端短暂连接；该电路能够有效地提高存储芯片的数据读取速度。效地提高存储芯片的数据读取速度。效地提高存储芯片的数据读取速度。

【技术实现步骤摘要】
一种用于存储芯片的快速读取电路、存储芯片及电子设备


[0001]本申请涉及存储芯片
，具体而言，涉及一种用于存储芯片的快速读取电路、存储芯片及电子设备。

技术介绍

[0002]存储芯片进行读取操作时需要向存储单元的字线施加读取电压和向存储单元的位线施加钳位电压，读取电压用于使存储单元处于开启状态，钳位电压用于使存储单元的漏极与源极之间存在压差，以产生流过存储单元的存储电流，比较器根据存储电流和参考电流（图1中的iref）生成输出数据。
[0003]图1为现有的存储芯片的电路结构示意图，图2为现有技术对处于待机状态的存储芯片进行读取操作时的时序图，图1中的vref为参考电压，图1中的vss为公共接地端。为了降低存储芯片处于待机（standby）状态时的功耗，参考电流在存储芯片处于待机状态时处于关闭状态。若需要对存储芯片进行读取操作，使能信号（图1和图2中的en）在时钟信号（SCLK）的第一个上升沿打开，偏置电流（图1的ibias）会对偏置电压（图1和图2中的vbias）进行充电，以将偏置电压由0充电至目标电压（0.5V）附近（图2中的~0.5v）。在偏置电压充电至目标电压附近后，由于运算放大器的反相输入端（图1中的fb）为0，因此流经NMOS管mn1的电流等于尾电流（图1中的tail current），流经PMOS管mp1的电流等于0，此时相当于利用尾电流对运算放大器的输出端（图1和图2中的pbias）进行放电，以将运算放大器的输出端的电压由vcc放电至工作电压（约为vcc
‑
1V），此时PMOS管mp2导通，参考电流建立。由于偏置电流将偏置电压由0充电至目标电压的速度慢，且在偏置电压位于目标电压附近时，尾电流将运算放大器的输出端的电压放电至工作电压的速度慢，而只有在完成PMOS管mp2的栅极电压的建立（将PMOS管mp2的栅极电压由vcc放电至工作电压）后才能开始数据读取，因此现有的参考电流建立方法存在参考电流建立速度慢的问题，从而导致存储芯片的数据读取速度慢。
[0004]针对上述问题，目前尚未有有效的技术解决方案。

技术实现思路

[0005]本申请的目的在于提供一种用于存储芯片的快速读取电路、读取电路及存储芯片，能够有效地提高存储芯片的数据读取速度。
[0006]第一方面，本申请提供了一种用于存储芯片的快速读取电路，其包括：运算放大器，其同相输入端与基准电压连接，其正电源端与供电电压连接；第一MOS管，其源极与供电电压连接，其漏极与运算放大器的输出端连接，其栅极与使能信号连接；第二MOS管，其源极与供电电压连接，其漏极与运算放大器的反相输入端连接，其栅极与运算放大器的输出端连接，其漏极为参考电流输出端；偏置电流源，运算放大器的负电源端通过偏置电流源与公共接地端连接；
开关模块，与运算放大器的输出端和使能信号连接，用于根据使能信号导通或截断运算放大器的输出端；临时接地模块，其与使能信号、公共接地端和第二MOS管的栅极连接，用于在使能信号打开时，将第二MOS管的栅极与公共接地端短暂连接。
[0007]本申请提供的一种用于存储芯片的快速读取电路，在使能信号打开时导通运算放大器的输出端和利用临时接地模块提前下拉第二MOS管的栅极电压，以加速第二MOS管的栅极电压的建立，由于该电路通过临时接地模块提前下拉第二MOS管的栅极电压的方式提高第二MOS管的栅极电压的建立速度，而只有在完成第二MOS管的栅极电压的建立后，该电路才能进行数据读取，因此该电路通过提高第二MOS管的栅极电压的建立速度的方式能够有效地提高存储芯片的数据读取速度。
[0008]可选地，临时接地模块包括第三MOS管、第一非门、电容、第一电阻、与非门和第二非门，第一非门的输入端和与非门的其中一个输入端与使能信号连接，第一电阻的一端与第一非门的输出端连接，第一电阻的另一端通过电容与与非门的另外一个输入端连接，与非门的输出端与第二非门的输入端连接，第二非门的输出端与第三MOS管的栅极连接，第三MOS管的漏极与第二MOS管的栅极连接，第三MOS管的源极与公共接地端连接。
[0009]该技术方案相当于在第二MOS管的栅极与公共接地端设置一个开关，由于该技术方案选择第三MOS管作为开关，而MOS管具有体积小的优点，因此该技术方案能够有效地缩小临时接地模块的体积。
[0010]可选地，运算放大器包括第四MOS管、第五MOS管、第六MOS管和第七MOS管，第四MOS管的源极与供电电压连接，第四MOS管的栅极与第四MOS管的漏极和第六MOS管的漏极连接，第五MOS管的源极与供电电压连接，第五MOS管的栅极与第五MOS管的漏极和第七MOS管的漏极连接，第六MOS管的栅极与基准电压连接，第六MOS管的源极和第七MOS管的源极和电流镜模块连接，第七MOS管的栅极与第二MOS管的漏极连接。
[0011]可选地，开关模块包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管，第八MOS管的源极与供电电压连接，第八MOS管的栅极与第九MOS管的漏极连接，第八MOS管的漏极与第十二MOS管的漏极和第十二MOS管的栅极连接，第九MOS管的源极与供电电压连接，第九MOS管的栅极与使能信号连接，第十MOS管的源极与供电电压连接，第十MOS管的栅极与使能信号连接，第十MOS管的漏极与第十一MOS管的栅极连接，第十一MOS管的源极与供电电压连接，第十一MOS管的漏极与第十四MOS管的漏极连接，第十二MOS管的源极与第十三MOS管的源极和第十四MOS管的源极连接，第十三MOS管的漏极与第十二MOS管的栅极和第十四MOS管的栅极连接，第十三MOS管的栅极与使能信号的反相信号连接。
[0012]可选地，偏置电流源包括电流镜模块，电流镜模块包括与偏置电流、运算放大器的负电源端、公共接地端和使能信号连接，电流镜模块包括偏置电流输出端和镜像电流输出端，偏置电流输出端和镜像电流输出端均基于使能信号控制通断。
[0013]可选地，偏置电流源包括电流镜模块，电流镜模块与偏置电流、运算放大器的负电源端、公共接地端、使能延时信号和使能信号连接，电流镜模块包括偏置电流输出端和镜像电流输出端，偏置电流输出端基于使能延时信号控制通断，镜像电流输出端基于使能信号控制通断。
[0014]由于打开使能延时信号的时间节点晚于打开使能信号的时间节点，因此在使能信号打开且使能延时信号关闭的时间段内，偏置电流会将偏置电压快速充电至供电电压，而由于该时间段内的偏置电压大于目标电压，而尾电流的大小与偏置电压的大小正相关，因此该技术方案能够有效地增大尾电流，且由于尾电流的大小与运算放大器的输出端的放电速率正相关，而在运算放大器的输出端放电至工作电压后，第二MOS管导通，参考电流输出端输出参考电流，即该技术方案相当于通过使能信号和使能延时信号逐步建立参考电流，因此本申请通过增大尾电流能够有效地提高运算放大器的输出端的放电速率，以使运算放大器的输出端的电压被快速放电至工作电压，从而有效地提高参考电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于存储芯片的快速读取电路，其特征在于，所述用于存储芯片的快速读取电路包括：运算放大器，其同相输入端与基准电压连接，其正电源端与供电电压连接；第一MOS管，其源极与所述供电电压连接，其漏极与所述运算放大器的输出端连接，其栅极与使能信号连接；第二MOS管，其源极与所述供电电压连接，其漏极与所述运算放大器的反相输入端连接，其栅极与所述运算放大器的输出端连接，其漏极为参考电流输出端；偏置电流源，所述运算放大器的负电源端通过所述偏置电流源与公共接地端连接；开关模块，与所述运算放大器的输出端和使能信号连接，用于根据所述使能信号导通或截断所述运算放大器的输出端；临时接地模块，其与所述使能信号、所述公共接地端和所述第二MOS管的栅极连接，用于在所述使能信号打开时，将所述第二MOS管的栅极与所述公共接地端短暂连接。2.根据权利要求1所述的用于存储芯片的快速读取电路，其特征在于，所述临时接地模块包括第三MOS管、第一非门、电容、第一电阻、与非门和第二非门，所述第一非门的输入端和所述与非门的其中一个输入端与所述使能信号连接，所述第一电阻的一端与所述第一非门的输出端连接，所述第一电阻的另一端通过所述电容与所述与非门的另外一个输入端连接，所述与非门的输出端与所述第二非门的输入端连接，所述第二非门的输出端与所述第三MOS管的栅极连接，所述第三MOS管的漏极与所述第二MOS管的栅极连接，所述第三MOS管的源极与公共接地端连接。3.根据权利要求1所述的用于存储芯片的快速读取电路，其特征在于，所述运算放大器包括第四MOS管、第五MOS管、第六MOS管和第七MOS管，所述第四MOS管的源极与所述供电电压连接，所述第四MOS管的栅极与所述第四MOS管的漏极和所述第六MOS管的漏极连接，所述第五MOS管的源极与所述供电电压连接，所述第五MOS管的栅极与所述第五MOS管的漏极和所述第七MOS管的漏极连接，所述第六MOS管的栅极与所述基准电压连接，所述第六MOS管的源极和所述第七MOS管的源极和所述电流镜模块连接，所述第七MOS管的栅极与所述第二MOS管的漏极连接。4.根据权利要求1所述的用于存储芯片的快速读取电路，其特征在于，所述开关模块包括第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管和第十四MOS管，所述第八MOS管的源极与所述供电电压连接，所述第八MOS管的栅极与所述第九MOS管的漏极连接，所述第八MOS管的漏极与所述第十二MOS管的漏极和所述第十二MOS管的栅极连接，所述第九MOS管的源极与所述供电电压连接，所述第九MOS管的栅极与所述使能信号连接，所述第十MOS管的源极与所述供电电压连...

【专利技术属性】
技术研发人员：韩志永，王晨辉，
申请(专利权)人：上海芯存天下电子科技有限公司，
类型：发明
国别省市：