计数器、计数方法、存储阵列、非易失性存储器及设备技术

本申请公开了一种计数器、计数方法、存储阵列、非易失性存储器及设备，属于半导体集成电路技术领域，其中所述计数器基于非易失性存储器的存储阵列构建而成；所述存储阵列包括高位计数区域和低位计数区域；所述高位计数区域基于二进制数据进行计数；所述低位计数区域基于数据0的数量进行计数；所述高位计数区域在所述低位计数区域写满数据0且计数对象的值继续增加时计数加1；所述低位计数区域在所述高位计数区域计数加1时清空计数，本申请的计数器，能解决计数器容量不足和计数区域数据不够安全的问题，从而能增加计数器的容量大小并提高计数的安全性。高计数的安全性。高计数的安全性。

【技术实现步骤摘要】
计数器、计数方法、存储阵列、非易失性存储器及设备


[0001]本申请涉及半导体集成电路
，具体而言，涉及一种计数器、计数方法、存储阵列、非易失性存储器及设备。

技术介绍

[0002]在非易失性存储器中，经常会遇到计数需求，如需要记录各个sector或block的cycle次数等。
[0003]现有技术的一些flash芯片通过在存储阵列中写入二进制数据来进行计数，即每当计数对象的值加1时，将该存储阵列用于计数的区域全部擦除，并对该区域进行编程，写入比原本二进制数据值大1的二进制数据。若现有技术的flash芯片使用这种计数方式进行计数，每进行一次计数，该flash芯片用于计数的区域的cycle次数就加1，若该flash芯片可提供的安全cycle次数为10万，则其最大计数容量即为10万。因此当计数的需求次数远超10万，如计数需求次数为100万、500万甚至更多时，现有技术的计数器容量显然不足以满足计数需求。
[0004]因此，现有技术有待改进和发展。

技术实现思路

[0005]本申请的目的在于提供一种计数器、计数方法、存储阵列、非易失性存储器及设备，能解决计数器容量不足和计数区域数据不够安全的问题，从而能增加计数器的容量大小并提高计数的安全性。
[0006]第一方面，本申请提供了一种计数器，所述计数器基于非易失性存储器的存储阵列构建而成；所述存储阵列包括高位计数区域和低位计数区域；所述高位计数区域基于二进制数据进行计数；所述低位计数区域基于数据0的数量进行计数；所述高位计数区域在所述低位计数区域写满数据0且计数对象的值继续增加时计数加1；所述低位计数区域在所述高位计数区域计数加1时清空计数。
[0007]本申请的计数器基于包括高位计数区域和低位计数区域的存储阵列构建，通过设置基于数据0计数的低位计数区域，本申请能在计数需求次数远大于计数区域的安全cycle次数时减少计数区域的cycle次数，从而能增加计数器容量并提高计数安全性。
[0008]可选地，本申请所述的计数器中，所述低位计数区域包括低层区域和次低层区域；所述次低层区域在所述低层区域写满数据0且计数对象的值继续增加时计数加1；所述低层区域在所述次低层区域计数加1时清空计数。
[0009]本申请的计数器通过设置包括低层区域和次低层区域的低位计数区域，能在减少计数区域的cycle次数的基础上进一步减少高位计数区域的cycle次数，从而能进一步增加
计数器容量并提高高位计数区域计数的可靠性。
[0010]可选地，本申请所述的计数器中，所述高位计数区域的大小为10位，所述低位计数区域的大小为9位。
[0011]可选地，本申请所述的计数器中，所述低层区域大小为5位，所述次低层区域大小为4位。
[0012]第二方面，本申请提供了一种计数方法，应用于上述的计数器，所述计数方法包括以下步骤：当计数对象的值加1时，判断所述低位计数区域是否写满数据0；若是，使所述高位计数区域计数加1，同时使所述低位计数区域清空计数。
[0013]若否，在所述低位计数区域的一个非0的位写数据0。
[0014]本申请的计数方法通过设置基于数据0计数的低位计数区域和基于二进制计数的高位计数区域，能在计数需求次数远大于计数区域的安全cycle次数时减少计数区域的cycle次数，从而能增加计数器容量并提高计数安全性。
[0015]可选地，本申请所述的计数方法中，所述在所述低位计数区域的一个非0的位写数据0包括：判断所述低层区域是否写满数据0；若否，在所述低层区域的非0的最低位写数据0；若是，在所述次低层区域的非0的最低位写数据0，同时使所述低层区域清空计数。
[0016]可选地，本申请所述的计数方法中，所述计数方法的计数对象为非易失性存储器中可用区域的cycle次数。
[0017]本申请的计数方法通过使用基于存储阵列的区域构建的计数器为可用区域的cycle次数计数，充分利用存储阵列中存在的区域以满足计数需求，提高了资源利用率。
[0018]第三方面，本申请提供了一种存储阵列，所述存储阵列用于构建如上述任一所述的计数器。
[0019]第四方面，本申请提供了一种非易失性存储器，包括如上述的存储阵列。
[0020]第五方面，本申请提供了一种电子设备，包括如上述的存储阵列或如上述的非易失性存储器。
[0021]由上可知，本申请提供了一种计数器、计数方法、存储阵列、非易失性存储器及设备，其中本申请提供的计数器可以通过为不同计数区域设计不同的计数方式来减少计数区域的擦写次数，能解决计数器容量不足和计数区域数据不够安全的问题，从而能增加计数器的容量大小并提高计数的安全性。
[0022]本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
[0023]图1为本申请实施例提供的一种包括高位计数区域和低位计数区域的计数器的计数区域结构示意图。
[0024]图2为本申请实施例提供的一种包括高位计数区域和低位计数区域，且该低位计
数区域包括低层区域和次低层区域的计数器的计数区域结构示意图。
[0025]图3为本申请实施例提供的一种计数方法的流程图。
[0026]附图说明：100、存储阵列；110、计数器；111、高位计数区域；112、低位计数区域；121、次低层区域；122、低层区域。
具体实施方式
[0027]下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0028]如图1所示，本申请提供了一种计数器110，计数器110基于非易失性存储器的存储阵列100构建而成；存储阵列100包括高位计数区域111和低位计数区域112；高位计数区域111基于二进制数据进行计数；低位计数区域112基于数据0的数量进行计数；高位计数区域111在低位计数区域112写满数据0且计数对象的值继续增加时计数加1；低位计数区域112在高位计数区域111计数加1时清空计数。
[0029]具体应用中，将非易失性存储器的存储阵列100划分出两个区域作为计数器110的高位计数区域111和低位计数区域112，该两个区域大小之和可以等于存储阵列100的区域大小，也可以小于存储阵列100的区域大小。该两个区域中，高位计数区域111内的数据对应的计数值为高位计数值，低位计数区域112内的数据对应的计数值为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种计数器，其特征在于，所述计数器基于非易失性存储器的存储阵列(100)构建而成；所述存储阵列(100)包括高位计数区域(111)和低位计数区域(112)；所述高位计数区域(111)基于二进制数据进行计数；所述低位计数区域(112)基于数据0的数量进行计数；所述高位计数区域(111)在所述低位计数区域(112)写满数据0且计数对象的值继续增加时计数加1；所述低位计数区域(112)在所述高位计数区域(111)计数加1时清空计数。2.根据权利要求1所述的一种计数器，其特征在于，所述低位计数区域(112)包括低层区域(122)和次低层区域(121)；所述次低层区域(121)在所述低层区域(122)写满数据0且计数对象的值继续增加时计数加1；所述低层区域(122)在所述次低层区域(121)计数加1时清空计数。3.根据权利要求2所述的一种计数器，其特征在于，所述高位计数区域(111)的大小为10位，所述低位计数区域(112)的大小为9位。4.根据权利要求3所述的一种计数器，其特征在于，所述低层区域(122)大小为5位，所述次低层区域(121)大小为4位。5.一种计数方法，应用于如权利...

【专利技术属性】
技术研发人员：李文菊，
申请(专利权)人：上海芯存天下电子科技有限公司，
类型：发明
国别省市：