低功率双数据速率存储器的电源管理电路及其管理方法技术

本发明专利技术提供一种低功率双数据速率存储器的电源管理电路及其管理方法，其用以依据参考电压管理低功率双数据速率存储器的电源。低压降调节器的第一传输端用以传输第一电压，第二传输端用以传输第二电压。低压降调节器依据参考电压调节第一电压与第二电压之间的电压差。电源网格结构的第一电源网格线路具有第一单位网格间距与第一连接点电性连接第一传输端。第二电源网格线路具有第二单位网格间距与第二连接点电性连接第二传输端，第二连接点与第一连接点相隔的距离小于等于第一单位网格间距与第二单位网格间距之一者。借此，使电源线宽缩小并节省功率。宽缩小并节省功率。宽缩小并节省功率。

【技术实现步骤摘要】
低功率双数据速率存储器的电源管理电路及其管理方法


[0001]本专利技术是关于一种存储器的电源管理电路及其管理方法，特别是关于一种低功率双数据速率存储器的电源管理电路及其管理方法。

技术介绍

[0002]在低功率双数据速率4(Low
‑
Power Double Data Rate 4；LPDDR4)存储器的规格中，特定电压(如VDD1)被使用当作外部电源，以产生另一特定电压(如VCSA)。电压VCSA小于电压VDD1。在现有技术中，使用电压VDD1当作外部电源以产生电压VCSA所需的电源线宽为22um(电压VCSA的位置与电压VDD1的位置相隔超过5000um)，以使电源线的阻抗小于等于10欧姆。然而，由于现有技术的电源线宽过大，故会造成电路面积增加以及速度变慢。另外，当LPDDR4存储器进入待机模式时，使用电压VDD1仍然会消耗一定的功率并产生一定的漏电流。由此可知，目前市场上缺乏一种可缩小电源线宽、节省功率消耗且降低漏电流的低功率双数据速率存储器的电源管理电路及其管理方法，故相关业者均在寻求其解决之道。

技术实现思路

[0003]因此，本专利技术的目的在于提供一种低功率双数据速率存储器的电源管理电路及其管理方法，其利用低压降调节器结合电源网格结构，并使用第一电压(VDDA)当作外部电源以产生第二电压(VCSA)，致使电源线宽大幅缩小，以解决现有技术所需电源线宽过大的问题。此外，在待机模式下可通过控制信号切换第二低压降调节器的运行，使第一电压与第四电压(VDD2)短路，借以令第一电压与第二电压降低，其不但可大幅节省第三电压(VDD1)的功率消耗，还可有效降低电路的漏电流。
[0004]依据本专利技术的结构态样的一实施方式提供一种低功率双数据速率存储器的电源管理电路，其用以依据一参考电压管理一低功率双数据速率存储器的多个电源。低功率双数据速率存储器的电源管理电路包含低压降调节器以及电源网格结构。低压降调节器具有第一传输端与第二传输端，第一传输端用以传输所述电源的第一电压，第二传输端用以传输所述电源的第二电压。低压降调节器依据参考电压调节第一电压与第二电压之间的电压差。电源网格结构电性连接低压降调节器，电源网格结构包含第一电源网格线路及第二电源网格线路。第一电源网格线路具有第一连接点电性连接第一传输端，第一电源网格线路呈网格形状且具有第一单位网格间距。第二电源网格线路具有第二连接点电性连接第二传输端，第二电源网格线路呈另一网格形状且具有第二单位网格间距，第二连接点与第一连接点相隔一距离。此距离小于等于第一单位网格间距与第二单位网格间距之一者。
[0005]借此，本专利技术的低功率双数据速率存储器的电源管理电路利用低压降调节器结合电源网格结构，并使用第一电压当作外部电源以产生第二电压，致使电源线宽仅需4um，以解决现有技术(使用第三电压当作外部电源以产生第二电压)所需电源线宽22um过大的问题。
[0006]前述实施方式的其他实施例如下：前述低功率双数据速率存储器可为一低功率双
数据速率4(Low
‑
Power Double Data Rate 4；LPDDR4)存储器，第一电压等于1.35V，第二电压等于0.94V。
[0007]前述实施方式的其他实施例如下：前述低压降调节器与电源网格结构可均设置于芯片中，芯片由互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor；CMOS)制成且包含第一金属层与第二金属层，第一电源网格线路与第二电源网格线路分别位于第一金属层与第二金属层。
[0008]前述实施方式的其他实施例如下：前述低压降调节器可包含晶体管及比较器。晶体管电性连接于第一传输端与第二传输端之间。比较器电性连接第一传输端、第二传输端及晶体管，比较器比较参考电压与第二电压而产生一比较信号，比较信号电性连接晶体管以调节第一电压与第二电压之间的电压差。晶体管为PMOS晶体管且具有源极、栅极及漏极，源极、栅极及漏极分别电性连接第一电压、比较信号及第二电压。
[0009]前述实施方式的其他实施例如下：前述低功率双数据速率存储器的电源管理电路可还包含存储单元、电压均衡电路及感测电路。存储单元包含位元线、反位元线及存储电容。电压均衡电路电性连接位元线、反位元线及第一电压，电压均衡电路依据第一电压均衡位元线与反位元线。感测电路电性连接位元线、反位元线及第二电压，感测电路依据第二电压感测存储电容的存储信息，并将存储信息传送至位元线与反位元线之一者。
[0010]前述实施方式的其他实施例如下：前述第一电源网格线路可包含多个第一横向电源线及多个第一纵向电源线。所述第一横向电源线彼此平行设置且均朝向第一方向。所述第一纵向电源线彼此平行设置且均朝向第二方向，各第一纵向电源线与各第一横向电源线交接，且第二方向与第一方向垂直。第二电源网格线路包含多个第二横向电源线及多个第二纵向电源线。所述第二横向电源线彼此平行设置且均朝向第一方向，所述第二纵向电源线彼此平行设置且均朝向第二方向，各第二纵向电源线与各第二横向电源线交接。第二连接点与第一连接点沿第一方向与第二方向之一者相隔此距离。
[0011]依据本专利技术的结构态样的另一实施方式提供一种低功率双数据速率存储器的电源管理电路，其用以依据第一参考电压、第二参考电压及控制信号管理低功率双数据速率存储器的多个电源。低功率双数据速率存储器的电源管理电路包含第一低压降调节器、第二低压降调节器以及电源网格结构。第一低压降调节器具有第一传输端与第二传输端，第一传输端用以传输所述电源的第一电压，第二传输端用以传输所述电源的第二电压。第一低压降调节器依据第一参考电压调节第一电压与第二电压之间的第一电压差。第二低压降调节器具有第三传输端、第四传输端及第五传输端，第三传输端用以传输所述电源的第三电压，第四传输端用以传输所述电源的第一电压，第五传输端用以传输所述电源的第四电压。第二低压降调节器依据第二参考电压与控制信号调节第三电压与第一电压之间的第二电压差，并依据控制信号调节第四电压与第一电压之间的第三电压差。电源网格结构电性连接第一低压降调节器与第二低压降调节器且具有一单位网格间距，电源网格结构通过第一连接点与第二连接点分别电性连接第一传输端与第二传输端，第二连接点与第一连接点相隔一距离，此距离小于等于单位网格间距。
[0012]借此，本专利技术的低功率双数据速率存储器的电源管理电路在待机模式下可通过控制信号切换第二低压降调节器的运行，使第一电压与第四电压短路，借以令第一电压与第二电压降低，其不但可大幅节省第三电压的功率消耗，还可有效降低电路的漏电流。
[0013]前述实施方式的其他实施例如下：前述电源网格结构可包含第一电源网格线路与第二电源网格线路。第一电源网格线路具有第一连接点电性连接第一传输端，第一电源网格线路呈网格形状且具有第一单位网格间距。第二电源网格线路具有第二连接点电性连接第二传输端，第二电源网格线路呈另一网格形状且具有第二单位网格间距。单位网格间距等于第一单位网格间距与第二单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功率双数据速率存储器的电源管理电路，用以依据一参考电压管理一低功率双数据速率存储器的多个电源，其特征在于，该低功率双数据速率存储器的电源管理电路包含：一低压降调节器，具有一第一传输端与一第二传输端，该第一传输端用以传输所述电源的一第一电压，该第二传输端用以传输所述电源的一第二电压，该低压降调节器依据该参考电压调节该第一电压与该第二电压之间的一电压差；以及一电源网格结构，电性连接该低压降调节器，该电源网格结构包含：一第一电源网格线路，具有一第一连接点电性连接该第一传输端，该第一电源网格线路呈一网格形状且具有一第一单位网格间距；及一第二电源网格线路，具有一第二连接点电性连接该第二传输端，该第二电源网格线路呈另一网格形状且具有一第二单位网格间距，该第二连接点与该第一连接点相隔一距离；其中，该距离小于等于该第一单位网格间距与该第二单位网格间距之一者。2.如权利要求1所述的低功率双数据速率存储器的电源管理电路，其特征在于，该低功率双数据速率存储器为一低功率双数据速率4存储器，该第一电压等于1.35V，该第二电压等于0.94V。3.如权利要求1所述的低功率双数据速率存储器的电源管理电路，其特征在于，该低压降调节器与该电源网格结构均设置于一芯片中，该芯片由互补式金属氧化物半导体制成且包含一第一金属层与一第二金属层，该第一电源网格线路与该第二电源网格线路分别位于该第一金属层与该第二金属层。4.如权利要求1所述的低功率双数据速率存储器的电源管理电路，其特征在于，该低压降调节器包含：一晶体管，电性连接于该第一传输端与该第二传输端之间；及一比较器，电性连接该第一传输端、该第二传输端及该晶体管，该比较器比较该参考电压与该第二电压而产生一比较信号，该比较信号电性连接该晶体管以调节该第一电压与该第二电压之间的该电压差；其中，该晶体管为一PMOS晶体管且具有一源极、一栅极及一漏极，该源极、该栅极及该漏极分别电性连接该第一电压、该比较信号及该第二电压。5.如权利要求1所述的低功率双数据速率存储器的电源管理电路，其特征在于，还包含：一存储单元，包含一位元线、一反位元线及一存储电容；一电压均衡电路，电性连接该位元线、该反位元线及该第一电压，该电压均衡电路依据该第一电压均衡该位元线与该反位元线；及一感测电路，电性连接该位元线、该反位元线及该第二电压，该感测电路依据该第二电压感测该存储电容的一存储信息，并将该存储信息传送至该位元线与该反位元线之一者。6.如权利要求1所述的低功率双数据速率存储器的电源管理电路，其特征在于，该第一电源网格线路包含：多个第一横向电源线，彼此平行设置且均朝向一第一方向；及多个第一纵向电源线，彼此平行设置且均朝向一第二方向，各该第一纵向电源线与各
该第一横向电源线交接，且该第二方向与该第一方向垂直；该第二电源网格线路包含：多个第二横向电源线，彼此平行设置且均朝向该第一方向；及多个第二纵向电源线，彼此平行设置且均朝向该第二方向，各该第二纵向电源线与各该第二横向电源线交接；及该第二连接点与该第一连接点沿该第一方向与该第二方向之一者相隔该距离。7.一种低功率双数据速率存储器的电源管理电路，用以依据一第一参考电压、一第二参考电压及一控制信号管理一低功率双数据速率存储器的多个电源，其特征在于，该低功率双数据速率存储器的电源管理电路包含：一第一低压降调节器，具有一第一传输端与一第二传输端，该第一传输端用以传输所述电源的一第一电压，该第二传输端用以传输所述电源的一第二电压，该第一低压降调节器依据该第一参考电压调节该第一电压与该第二电压之间的一第一电压差；一第二低压降调节器，具有一第三传输端、一第四传输端及一第五传输端，该第三传输端用以传输所述电源的一第三电压，该第四传输端用以传输所述电源的该第一电压，该第五传输端用以传输所述电源的一第四电压，该第二低压降调节器依据该第二参考电压与该控制信号调节该第三电压与该第一电压之间的一第二电压差，并依据该控制信号调节该第四电压与该第一电压之间的一第三电压差；以及一电源网格结构，电性连接该第一低压降调节器与该第二低压降调节器且具有一单位网格间距，该电源网格结构通过一第一连接点与一第二连接点分别电性连接该第一传输端与该第二传输端，该第二连接点与该第一连接点相隔一距离，该距离小于等于该单位网格间距。8.如权利要求7所述的低功率双数据速率存储器的电源管理电路，其特征在于，该电源网格结构包含：一第一电源网格线路，具有该第一连接点电性连接该第一传输端，该第一电源网格线路呈一网格形状且具有一第一单位网格间距；及一第二电源网格线路，具有该第二连接点电性连接该第二传输端，该第二电源网格线路呈另一网格形状且具有一第二单位网格间距；其中，该单位网格间距等于该第一单位网格间距与该第二单位网格间距之一者。9.如权利要求8所述的低功率双数据速率存储器的电源管理电路，其特征在于，该第一低压降调节器、该第二低压降调节器及该电源网格结构均设置于一芯片中，该芯片由互补式金属氧化物半导体制成且包含一第一金属层与一第二金属层，该第一电源网格线路与该第二电源网格线路分别位于该第一金属层与该第二金属层。10.如权利要求8所述的低功率双数据速率存储器的电源管理电路，其特征在于，该第一电源网格线路包含：多个第一横向电源线，彼此平行设置且均朝向一第一方向；及多个第一纵向电源线，彼此平行设置且均朝向一第二方向，各该第一纵向电源线与各该第一横向电源线交接，且该第二方向与该第一方向垂直；该第二电源网格线路包含：多个第二横向电源线，彼此平行设置且均朝向该第一方向；及
多个第二纵向电源线，彼此平行设置且均朝向该第二方向，各该第二纵向电源线与各该第二横向电源线交接；及该第二连接点与该第一连接点沿该第一方向与该第二方向之一者相隔该距离。11.如权利要求7所述的低功率双数据速率存储器的电源管理电路，其特征在于，该第一低压降...

【专利技术属性】
技术研发人员：简顺荣，
申请(专利权)人：美商矽成积体电路股份有限公司，
类型：发明
国别省市：