内部锁存器电路及其锁存信号产生方法技术

本发明专利技术是关于一种内部锁存器电路及其锁存信号产生方法。内部锁存器电路包括多个低初始值D型正反器、多个高初始值D型正反器、内部锁存信号产生电路以及与非门。首先，产生响应频率信号的输入延迟信号；接着，通过低初始值D型正反器以及高初始值D型正反器，基于所述内部选取脉冲信号并响应输入延迟信号，以产生第一内部输入信号、第一反向内部输入信号、第二内部输入信号以及第二反向内部输入信号，并传输至内部锁存信号产生电路；随后，通过内部锁存信号产生电路输出第一反向前输出信号以及第二反向前输出信号；最后，通过与非门产生内部锁存信号。以此，改善输入延迟信号的延迟时间对内部锁存信号影响，以确保稳定的执行内存的写入操作。的写入操作。的写入操作。

【技术实现步骤摘要】
内部锁存器电路及其锁存信号产生方法


[0001]本专利技术有关于一种内部锁存器电路，特别是关于一种内部锁存器电路及其锁存信号产生方法。

技术介绍

[0002]同步动态随机存取内存(Synchronous Dynamic Random Access Memory，SDRAM)为一种挥发性内存，其特点在于SDRAM设计为与中央处理器的计时同步化，使得内存控制器能够掌握准备所要求的数据所需的准确时钟周期，因此中央处理器不需要延后下一次的数据存取。而双信道同步动态随机存取内存(Double Data Rate SDRAM，DDR SDRAM)为新一代的同步动态随机存取内存技术，双信道同步动态随机存取内存的双倍数据传输率指的就是单一周期内可读取或写入2次。在核心频率不变的情况下，传输效率为同步动态随机存取内存的2倍。
[0003]其中，在双倍数据传输率同步动态随机存取内存的技术下，选取脉冲信号DQS(data strobe signal)为一重要技术，主要用于在一个时钟周期内准确的区分每个传输周期，以便于接收方准确接收信息。另外，双倍数据传输率同本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内部锁存器电路，其特征在于，包括：一第一延迟电路，接收一输入延迟信号以及一内部选取脉冲信号，并且输出一第一内部输入信号，其中所述输入延迟信号响应一频率信号；一第二延迟电路，耦接所述第一延迟电路，所述第二延迟电路接收所述内部选取脉冲信号，并且输出一第一反向内部输入信号；一第三延迟电路，耦接所述第二延迟电路，所述第三延迟电路接收所述内部选取脉冲信号，并且输出一第二内部输入信号；一第四延迟电路，耦接所述第三延迟电路，所述第四延迟电路接收所述内部选取脉冲信号，并且输出一第二反向内部输入信号；一内部锁存信号产生电路，耦接所述第一延迟电路、所述第二延迟电路、所述第三延迟电路、以及所述第四延迟电路，所述内部锁存信号产生电路依据所述第一内部输入信号以及所述第一反向内部输入信号产生一第一反向前输出信号，并且依据所述第二内部输入信号以及所述第二反向内部输入信号产生一第二反向前输出信号；一与非门，耦接所述内部锁存信号产生电路，所述与非门依据所述第一反向前输出信号以及所述第二反向前输出信号产生一内部锁存信号。2.根据权利要求1所述的内部锁存器电路，其特征在于，所述第一延迟电路、所述第二延迟电路、所述第三延迟电路、以及所述第四延迟电路是以D正反器、JK正反器、以及SR正反器的至少其中之一来予以施行。3.根据权利要求1所述的内部锁存器电路，其特征在于，还包含一重置输入端，耦接所述第一延迟电路、所述第二延迟电路、所述第三延迟电路、以及所述第四延迟电路，所述重置输入端用于输入一反向重置信号。4.根据权利要求1所述的内部锁存器电路，其特征在于，具有多个低初始值D型正反器以及多个高初始值D型正反器，其中，所述内部锁存器电路包含：一第一低初始值D型正反器，接收所述输入延迟信号以及所述内部选取脉冲信号，其中所述输入延迟信号响应所述频率信号；一第二低初始值D型正反器，耦接所述第一低初始值D型正反器，所述第二低初始值D型正反器接收所述内部选取脉冲信号，并且所述第二低初始值D型正反器输出所述第一内部输入信号；一第一高初始值D型正反器，耦接所述第二低初始值D型正反器，所述第一高初始值D型正反器接收所述内部选取脉冲信号；一第三低初始值D型正反器，耦接所述第一高初始值D型正反器，所述第三低初始值D型正反器接收所述内部选取脉冲信号，并且所述第三低初始值D型正反器输出所述第一反向内部输入信号；一第二高初始值D型正反器，耦接所述第三低初始值D型正反器，所述第二高初始值D型正反器接收所述内部选取脉冲信号；一第四低初始值D型正反器，耦接所述第二高初始值D型正反器，所述第四低初始值D型正反器接收所述内部选取脉冲信号，并且所述第四低初始值D型正反器输出所述第二内部输入信号；一第三高初始值D型正反器，耦接所述第四低初始值D型正反器，所述第三高初始值D型
正反器接收所述内部选取脉冲信号；一第五低初始值D型正反器，耦接所述第三高初始值D型正反器，所述第五低初始值D型正反器接收所述内部选取脉冲信号，并且所述第五低初始值D型正反器输出所述第二反向内部输入信号；其中，所述第一低初始值D型正反器及所述第二低初始值D型正反器组成所述第一延迟电路，所述第一高初始值D型正反器及所述第三低初始值D型正反器组成所述第二延迟电路，所述第二高初始值D型正反器及所述第四低初始值D型正反器组成所述第三延迟电路，所述第三高初始值D型正反器及所述第五低初始值D型正反器组成所述第四延迟电路。5.根据权利要求4所述的内部锁存器电路，其特征在于，所述多个低初始值D型正反器以及所述多个高初始值D型正反器，皆具有一输入端、一输出端、一反向输出端、以及一内部选取脉冲输入端。6.一种锁存信号产生方法，应用于如权利要求1所述的内部锁存器电路，其特征在于，包括：一...

【专利技术属性】
技术研发人员：李刚敏，全相珉，尹荣镇，裴丞哲，李光庚，尹舜炳，
申请(专利权)人：美商矽成积体电路股份有限公司，
类型：发明
国别省市：