一种迟滞电路、上电复位电路及闪速存储器制造技术

本实用新型专利技术涉及集成电路技术领域，具体公开了一种迟滞电路、上电复位电路及闪速存储器，其中，迟滞电路包括第一与门、第一或非门及第二或非门；第一与门的输出端与第一或非门的第一输入端连接，第一或非门的输出端与第二或非门的第一输入端连接，第一或非门的第二输入端与第二或非门的输出端连接，第二或非门的输出端为迟滞电路的输出端；第一与门的第一输入端和第二输入端分别连接第一上电信号A和第二上电信号B，第二或非门的第二输入端连接第一上电信号A的反相信号A(

【技术实现步骤摘要】
一种迟滞电路、上电复位电路及闪速存储器


[0001]本申请涉及集成电路
，具体而言，涉及一种迟滞电路、上电复位电路及闪速存储器。

技术介绍

[0002]在芯片上电的过程中，为了避免产生故障，需要对电源电压进行采样，以确保电源电压在正常工作范围内，同时基于采样信号输出复位信号，对芯片的其他模块进行初始化复位。这是上电复位电路的基本功能。
[0003]通常，上电复位电路会在电源电压未达到电路第一正常工作阈值电压点V1之前，输出低电平信号，表示复位有效，对其他模块进行复位。在电源电压超过V1之后，输出高电平信号，即复位放开。电路第一正常工作阈值电压点V1接近正常工作电源电压或与正常工作电源电压相等。
[0004]上电复位电路在复位放开之后，监测到电源电压低于第二正常工作阈值电压点V2时才会重新使复位有效。由于电源噪声等外部环境的影响，电源电压容易产生一定程度的波动。为了避免在电源波动中出现异常复位，通常会将V2的电压设置为低于V1的电压，此即上电复位电路的迟滞功能。
[0005]现有的上电复位电路的迟滞功能一般采用正反馈电路来实现，需要用到放大器等模拟电路，存在结构复杂、占用面积大的缺点，且在集成电路的制造工艺或电路的工作环境发生变化时，上电复位电路的可靠性变差。针对上述问题，目前尚未有有效的技术解决方案。

技术实现思路

[0006]本申请的目的在于提供一种迟滞电路、上电复位电路及闪速存储器，以简化原有上电复位电路中的迟滞电路的结构，从而提高上电复位电路的可靠性及闪速存储器的精细化程度。
[0007]第一方面，本申请提供了一种迟滞电路，所述迟滞电路包括第一与门、第一或非门及第二或非门；所述第一与门的输出端与所述第一或非门的第一输入端连接，所述第一或非门的输出端与第二或非门的第一输入端连接，所述第一或非门的第二输入端与所述第二或非门的输出端连接，所述第二或非门的输出端为所述迟滞电路的输出端；
[0008]所述第一与门的第一输入端和第二输入端分别连接第一上电信号A和第二上电信号B，所述第二或非门的第二输入端连接第一上电信号A的反相信号A(
‑
)。
[0009]本申请提供的迟滞电路，仅采用逻辑门组成，受控于第一上电信号A和第二上电信号B，能便捷地控制输出信号的迟滞切换至复位有效，能满足上电复位电路的使用需求。
[0010]第二方面，本申请还提供了一种上电复位电路，包括迟滞电路、分压采样电路、第一复位信号输入电路及第二复位信号输入电路，所述迟滞电路包括第一与门、第一或非门及第二或非门；所述第一与门的输出端与所述第一或非门的第一输入端连接，所述第一或
非门的输出端与第二或非门的第一输入端连接，所述第一或非门的第二输入端与所述第二或非门的输出端连接，所述第二或非门的输出端为所述上电复位电路的输出端；
[0011]所述第一与门的第一输入端和第二输入端分别连接第一上电信号A和第二上电信号B，所述第二或非门的第二输入端连接第一上电信号A的反相信号A(
‑
)；
[0012]所述第一复位信号输入电路的输入端及所述第二复位信号输入电路的输入端与所述分压采样电路连接，所述第一复位信号输入电路用于输出所述第一上电信号A和所述反相信号A(
‑
)，所述第二复位信号输入电路用于输出所述第二上电信号B。
[0013]本申请的上电复位电路中的迟滞电路仅采用逻辑门组成，受控于第一上电信号A和第二上电信号B，使得本申请的上电复位电路在电源电压的一个上电和下电周期中自动实现复位有效、复位放开及迟滞切换至复位有效的过程，具有结构简单、迟滞效果可靠的特点。
[0014]所述的上电复位电路，其中，所述分压采样电路包括具有多个串联的上电电阻的电阻组，所述电阻组的两端分别连接电压源和接地，所述第一复位信号输入电路的输入端及所述第二复位信号输入电路的输入端分别与不同邻近的所述上电电阻之间的连接处连接。
[0015]所述的上电复位电路，其中，所述第一复位信号输入电路的输入端和第二复位信号输入电路的输入端之间间隔一个所述上电电阻。
[0016]在该示例中，第一复位信号输入电路的输入端和第二复位信号输入电路的输入端之间的上电电阻的大小、数量可根据迟滞需要进行调节，如需增强迟滞效果便增加两者之间的上电电阻的数量或增大两者之间的上电电阻的阻值即可，具有迟滞效果直观调节的特点。
[0017]所述的上电复位电路，其中，所述第一复位信号输入电路的输入端与电压源之间至少间隔一个所述上电电阻。
[0018]所述的上电复位电路，其中，所述上电电阻为三个或以上。
[0019]所述的上电复位电路，其中，所述电压源为VCC。
[0020]所述的上电复位电路，其中，所述第一复位信号输入电路包括第一反相器和第二反相器，所述第一反相器的输入端和输出端分别与所述分压采样电路及所述第二反相器的输入端连接，所述第二反相器的输出端与所述第一与门的第一输入端连接以为所述迟滞电路提供所述第一上电信号A；所述第一反相器的输出端还与所述第二或非门的第二输入端连接以为所述迟滞电路提供所述反相信号A(
‑
)。
[0021]所述的上电复位电路，其中，所述第二复位信号输入电路包括第三反相器和第四反相器，所述第三反相器的输入端和输出端分别与所述分压采样电路及所述第四反相器的输入端连接，所述第四反相器的输出端与所述第一与门的第二输入端连接以为所述迟滞电路提供所述第二上电信号B。
[0022]第三方面，本申请还提供了一种闪速存储器，包括第二方面提供的上电复位电路。
[0023]由上可知，本申请提供了一种迟滞电路、上电复位电路及闪速存储器，其中，本申请的上电复位电路中的迟滞电路仅采用逻辑门组成，受控于第一上电信号A和第二上电信号B，使得本申请的上电复位电路在电源电压的一个上电和下电周期中自动实现复位有效、复位放开及迟滞切换至复位有效的过程，具有结构简单、迟滞效果可靠、直观可调的特点。
附图说明
[0024]图1为本申请实施例提供的迟滞电路的结构示意图。
[0025]图2为本申请实施例提供的上电复位电路的结构示意图。
[0026]图3本申请实施例提供的上电复位电路运行时的电压变化示意图。
[0027]附图标记：100、迟滞电路；200、分压采样电路；300、第一复位信号输入电路；400、第二复位信号输入电路；101、第一与门；102、第一或非门；103、第二或非门；201、上电电阻；301、第一反相器；302、第二反相器；401、第三反相器；402、第四反相器。
具体实施方式
[0028]下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种迟滞电路，其特征在于，所述迟滞电路包括第一与门、第一或非门及第二或非门；所述第一与门的输出端与所述第一或非门的第一输入端连接，所述第一或非门的输出端与第二或非门的第一输入端连接，所述第一或非门的第二输入端与所述第二或非门的输出端连接，所述第二或非门的输出端为所述迟滞电路的输出端；所述第一与门的第一输入端和第二输入端分别连接第一上电信号A和第二上电信号B，所述第二或非门的第二输入端连接第一上电信号A的反相信号A(
‑
)。2.一种上电复位电路，其特征在于，包括迟滞电路、分压采样电路、第一复位信号输入电路及第二复位信号输入电路，所述迟滞电路包括第一与门、第一或非门及第二或非门；所述第一与门的输出端与所述第一或非门的第一输入端连接，所述第一或非门的输出端与第二或非门的第一输入端连接，所述第一或非门的第二输入端与所述第二或非门的输出端连接，所述第二或非门的输出端为所述上电复位电路的输出端；所述第一与门的第一输入端和第二输入端分别连接第一上电信号A和第二上电信号B，所述第二或非门的第二输入端连接第一上电信号A的反相信号A(
‑
)；所述第一复位信号输入电路的输入端及所述第二复位信号输入电路的输入端与所述分压采样电路连接，所述第一复位信号输入电路用于输出所述第一上电信号A和所述反相信号A(
‑
)，所述第二复位信号输入电路用于输出所述第二上电信号B。3.根据权利要求2所述的上电复位电路，其特征在于，所述分压采样电路包括具有多个串联的上电电阻的电阻组，所述电阻...

【专利技术属性】
技术研发人员：刘刚，韩志永，
申请(专利权)人：上海芯存天下电子科技有限公司，
类型：新型
国别省市：